ad7871/ad7872
–8–
rev. d
放置 在 这 数据 总线. 这些 六 位 是 正确的 justified 和
因此 occupy 这 更小的 六 位 的 这 字节 当 这 upper 二
位 是 zeros.
串行 输出 format
串行 数据 是 有 在 这 ad7871 当 这 14/
8
/clk
输入 是 在 0 v 或者 –5 v 和 在 这个 情况 这 db12/
SSTRB
,
db11/sclk 和 db10/sdata 管脚 假设 它们的 串行 func-
tions. 这 ad7872 是 一个 串行 输出 设备 仅有的. 这 串行
函数 在 两个都 设备 是 完全同样的. 串行 数据 是 有 dur-
ing 转换 和 一个 文字 长度 的 16 位; 二 leading zeros,
followed 用 这 14-位 转换 结果 开始 和 这 msb.
这 数据 是 同步 至 这 串行 时钟 输出 (sclk) 和
是 framed 用 这 串行 strobe (
SSTRB
). 数据 是 clocked 输出 在 一个
低 至 高 转变 的 这 串行 时钟 和 是 有效的 在 这 下降-
ing 边缘 的 这个 时钟 当 这
SSTRB
输出 是 低.
SSTRB
变得 低 在 这 开始 的 转换 和 这 第一 串行 数据 位
(这个 是 这 第一 leading 零) 是 有效的 在 这 第一 下落 边缘
的 sclk. 所有 这 串行 线条 是 打开-流 输出 和 需要
外部 拉-向上 电阻器.
这 串行 时钟 输出 是 获得 从 这 模数转换器 主控 时钟
源 这个 将 是 内部的 或者 外部. 正常情况下, sclk 是
必需的 在 这 串行 传递 仅有的. 在 这些 具体情况 它
能 是 shut 向下 (i.e., 放置 在 三-状态) 在 这 终止 的
转换 至 准许 多样的 adcs 至 share 一个 一般 串行
总线. 不管怎样, 一些 串行 系统 (e.g., tms32020) 需要 一个
串行 时钟 那 runs continuously. 两个都 选项 是 有
在 这 ad7871 和 ad7872. 和 这 14/
8
/clk 输入 在 这
ad7871 在 –5 v, 这 串行 时钟 (sclk) runs continuously;
当 14/
8
/clk 是 在 0 v, sclk 变得 在 三-状态 在 这 终止
的 传递. 这 控制 管脚 在 这 ad7872 执行
这 一样 函数. 当 这个 是 在 0 v, sclk 是 noncontinuous
和 当 它 是 在 –5 v, sclk 是 持续的.
这 sclk, sdata 和
SSTRB
线条 是 打开-流 输出.
如果 这些 是 必需的 至 驱动 电容的 负载 在 excess 的 35 pf,
buffering 是 推荐.
模式 1 接口
转换 是 initiated 用 一个 低 going 脉冲波 在 这
CONVST
输入. 这 rising 边缘 的 这个
CONVST
脉冲波 开始 转换
和 驱动 这 追踪/支撑 放大器 在 它的 支撑 模式. 这
BUSY
/
INT
状态 输出 假设 它的
INT
函数 在 这个
模式.
INT
是 正常情况下 高 和 变得 低 在 这 终止 的 变换器-
sion. 这个
INT
线条 能 是 使用 至 中断 这 微处理器.
一个 读 运作 至 这 ad7871 accesses 这 数据 和 这
INT
线条 是 重置 高 在 这 下落 边缘 的
CS
和
RD
. 这
CONVST
输入 必须 是 高 当
CS
和
RD
是 brought 低 为 这
ad7871 至 运作 correctly 在 这个 模式. 它 是 重要的, espe-
cially 在 系统 在哪里 这 转换 开始 (
CONVST
) 脉冲波 是
异步的 至 这 微处理器, 至 确保 那 一个 并行的 或者
字节 数据 读 是 不 attempted 在 一个 转换. trying 至
读 数据 在 一个 转换 能 导致 errors 至 这 转换
在 progress. 避免 pulsing 这
CONVST
线条 一个 第二 时间 是-
fore 转换 终止 自从 它 能 导致 errors 在 这 转换
结果. 在 产品 在哪里 准确的 抽样 是 不 核心的, 这
CONVST
脉冲波 能 是 发生 从 微处理器
WR
线条
或者-gated 和 这 ad7871
CS
输入. 在 一些 产品, de-
pending 在 电源 供应 转变-在 时间, 这 ad7871/ad7872
将 执行 一个 转换 在 电源-向上. 在 这个 情况, 这
INT
线条 在 这 ad7871 将 电源 向上 低, 和 一个 dummy 读 至
这 设备 将 是 必需的 至 重置 这
INT
线条 在之前 开始
转换.
图示 9 显示 这 模式 1 定时 图解 为 一个 14-位 并行的
数据 输出 format (14/
8
/clk = +5 v). 一个 读 至 这 ad7871
在 这 终止 的 转换 accesses 所有 14 位 的 数据 在 这 一样
时间. 串行 数据 是 不 有 为 这个 数据 输出 format.
图示 9. 模式 1 定时 图解, 14-位 并行的 读
这 模式 1 函数 定时 图解 为 字节 和 串行 数据 是
显示 在 图示 10.
INT
变得 低 在 这 终止 的 转换 和
是 重置 高 用 这 第一 下落 边缘 的
CS
和
RD
. 这个 第一
读 在 这 终止 的 转换 能 也 进入 这 低 字节 或者
高 字节 的 数据 取决于 在 这 状态 的 hben (图示 10
显示 低 字节 为 例子 仅有的). 这 图解 显示 两个都 这
sclk 输出 going 在 三-状态 在 这 终止 的 传递
和 一个 continuously 运动 时钟 (dashed 线条).
模式 2 接口
这 第二 接口 模式 是 达到 用 hard-线路
CONVST
低 和 转换 是 initiated 用 带去
CS
低 当 hben 是
低. 这 追踪/支撑 放大器 变得 在 这 支撑 模式 在 这
下落 边缘 的
CS
. 在 这个 模式 这
BUSY
/
INT
管脚 假设 它的
BUSY
函数.
BUSY
变得 低 在 这 开始 的 转换, stays
低 在 这 转换 和 returns 高 当 这 转换
是 完全. 它 是 正常情况下 使用 在 并行的 接口 至 驱动 这
微处理器 在 一个 wait 状态 为 这 持续时间 的 转换.
图示 11 显示 这 模式 2 定时 图解 为 这 14-位 paral-
lel 数据 输出 format (14/
8
/clk = +5 v). 在 这个 情况 这 模数转换器
behaves 像 慢 记忆. 这 主要的 有利因素 的 这个 接口
是 那 它 准许 这 微处理器 至 开始 转换, wait
和 然后 读 数据 和 一个 单独的 读 操作指南. 这 用户
做 不 有 至 worry 关于 servicing 中断 或者 ensuring
那 软件 延迟 是 长 足够的 至 避免 这 读 在
转换.
这 模式 2 定时 图解 为 字节 和 串行 数据 是 显示 在
图示 12. 为 2-字节 数据 读, 这 更小的 字节 (db0–db7) 有
至 是 accessed 第一 自从 hben 必须 是 低 至 开始 con-ver-
sion. 这 模数转换器 behaves 像 慢 记忆 为 这个 第一 读, 但是
这 第二 读 至 进入 这 upper 字节 的 数据 是 一个 正常的 读.
运作 至 这 串行 功能 是 完全同样的 在 模式 1
和 模式 2. once 又一次, 这 定时 图解 的 图示 12 显示
sclk going 在 三-状态 或者 运动 continuously (dashed
线条).
: 点此下载
