rev. 0–4–
AD74111
定时 特性
(avdd = 2.5 v
±
5%, dvdd2 = 2.5 v
±
5%, dvdd1 = 3.3 v
±
10%, f
MCLK
= 12.288 mhz, f
S
= 48 khz,
T
一个
= t
最小值
至 t
最大值
, 除非 否则 指出.)
参数 最小值 最大值 单位 Comments
主控 时钟 和 重置
t
MH
mclk 高 25 ns
t
ML
mclk 低 25 ns
t
RES
重置 低 10 ns
t
RS
din 建制 时间 5 MCLKS 至
重置
rising 边缘
1
t
RH
din 建制 时间 5 MCLKS 至
重置
rising 边缘
1
串行 端口
t
CH
dclk 高
2
20 ns
t
CL
dclk 低
2
20 ns
t
FD
dfs 延迟 5 ns 从 dclk rising 边缘
3
t
FS
dfs 建制 时间 5 ns 至 dclk 下落 边缘
t
FH
dfs 支撑 时间 15 ns 从 dclk 下落 边缘
t
DD
dout 延迟 30 ns 从 dclk rising 边缘
t
DS
din 建制 时间 5 ns 至 dclk 下落 边缘
t
DH
din 支撑 时间 15 ns 从 dclk 下落 边缘
t
DT
dout 三-状态 40 ns 从 dclk rising 边缘
4
注释
1
确定 主控/从动装置 模式 运作.
2
应用 在 从动装置 模式 仅有的.
3
应用 在 主控 模式 仅有的.
4
应用 在 multiframe-同步 模式 仅有的.
MCLK
t
MH
重置
t
ML
t
RES
t
RS
t
RH
DIN
图示 1. mclk 和
重置
定时
MSB MSB–1
t
FS
DFS
DCLK
DIN
DOUT
MSB MSB–2
MSB–1
MSB–2
t
FH
t
FD
t
DD
t
CH
t
CL
t
DS
t
DH
图示 2. 串行 端口 定时
100
一个
I
OL
100
一个
I
OH
C
L
50pF
至 输出
管脚
DVDD1
2
图示 3. 加载 电路 为 数字的 输出 定时 规格
: 点此下载
