AD7821
rev. 一个
–6–
管脚 函数 描述
管脚 Mnemonic 描述
1V
在
相似物 输入: 范围 v
REF
(–)
≤
V
在
≤
V
REF
(+)
2 DB0 三-状态 数据 输出 (lsb).
3–5 DB1–DB3 三-状态 数据 输出.
6
WR
/rdy 写 控制 输入/准备好 状态
输出. 看 数字的 接口 部分.
7 模式 模式 选择 输入. 它 确定
whether 这 设备 运作 在 这
wr-rd 或者 rd 模式. 这个 输入 是 在-
ternally 牵引的 低 通过 一个 50
µ
一个
电流 源. 看 数字的 接口
部分.
8
RD
读 输入.
RD
必须 是 低 至 进入
数据 从 这 部分. 看 数字的 接口
部分.
9
INT
中断 输出.
INT
going 低
indicates 那 这 转换 是 完全.
INT
returns 高 在 这 rising 边缘 的
CS
或者
RD
. 看 数字的 接口 部分.
10 地 地面.
11 V
REF
(–) 更小的 限制 的 涉及 span.
范围: v
SS
≤
V
REF
(–)
≤
V
REF
(+).
12 V
REF
(+) upper 限制 的 涉及 span.
范围: v
REF
(–) < v
REF
(+)
≤
V
DD
.
13
CS
碎片 选择 输入. 这 设备 是 选择
当 这个 输入 是 低.
14–16 DB4–DB6 三-状态 数据 输出.
17 DB7 三-状态 数据 输出 (msb).
18
OFL
overflow 输出. 如果 这 相似物 输入 是
高等级的 比 (v
REF
(+) – 1/2 lsb),
OFL
将 是 低 在 这 终止 的 转换. 它 是
一个 非-三-状态 输出 这个 能 是
使用 至 cascade 2 或者 更多 设备 至
增加 决议.
19 V
SS
负的 供应 电压.
V
SS
= 0 v; 单极的 运作.
V
SS
= –5 v; 双极 运作.
20 V
DD
积极的 供应 电压, +5 v.
电路 信息
基本 描述
这 ad7821 使用 一个 half flash 转换 技巧 (看 func-
tional 块 图解), 凭此 二 4-位 flash adcs 是 使用
至 达到 一个 8-位 结果. 各自 4-位 flash 模数转换器 包含 15
comparators, 这个 对比 一个 unknown 输入 电压 至 这
涉及 ladder, 至 达到 一个 4-位 结果. 这 ms (大多数 signifi-
cant) flash 模数转换器 converts 一个 unknown 相似物 输入 电压
(v
在
) 至 提供 这 4 ms 数据 位. 一个 内部的 dac, 驱动 用
这 4 ms 数据 位, 然后 recreates 一个 相似物 approximation 的
这 输入 电压. 这 dac 输出 电压 是 subtracted 从
这 相似物 输入, 和 这 区别 是 转变 用 这 ls
(least 重大的) 模数转换器 至 提供 这 4 ls 数据 位. 这 ms
flash 模数转换器 也 有 一个 额外的 比较器 至 发现 在-
范围 在 这 相似物 输入.
运行 sequence
这 ad7821 有 二 运行 模式. 这 rd 模式 准许 一个
转换 至 是 started 和 数据 至 是 读 和 一个 单独的, ex-
tended, 读 运作 (i.e.,
CS
和
RD
是 带去 低). 这
转换 处理 是 安排时间 输出 用 内部的 一个-shots. 这 wr-
rd 模式 使用
WR
至 开始 一个 转换 和
RD
至 读 这
数据 和 准许 这 转换 定时 至 是 externally con-
trolled. 这 运行 sequence 为 这 wr-rd 模式 是 显示
在 图示 3.
图示 3. 运行 sequence (wr-rd 模式)
一个 转换 是 initiated 和 这 相似物 输入 信号 (v
在
)
抽样 在 这 下落 边缘 的
WR
(下落 边缘 的
RD
, rd
模式). 一个 建制 时间 (t
P
, 延迟 时间 在 conversions) 的
350 ns 是 必需的 较早的 至 这个 下落 边缘. 看 数字的 接口
部分 为 更多 详细信息. 当
WR
是 低, 这 内部的 ms
(大多数 重大的) 模数转换器 比较 这 抽样 相似物 输入 和
这 涉及 ladder 至 提供 这 4 ms 数据 位. 一个 最小
的 250 ns 是 必需的 为 这个 comparison. 在 这 rising 边缘 的
WR
, 这 ms 数据 结果 是 latched 内部 和 这 ls (least
重大的) 转换 begins, 至 yield 这 4 ls 数据 位.
INT
变得 低 典型地 380 ns 之后 这 rising 边缘 的
WR
. 这个 indi-
cates 这 ls 转换 是 完全 和 那 两个都 这 ls 和
ms 数据 结果 是 latched 在 这 输出 缓存区.
RD
going
低 然后 使能 这 输出 数据. 如果 一个 faster 转换 时间 是
必需的, 这
RD
线条 能 是 brought 低 250 ns 之后
WR
变得
高. 这个 latches 两个都 这 ls 和 ms 数据 位 和 输出 这
转换 结果 在 db0–db7.
涉及 和 输入
这 v
REF
(–) 和 v
REF
(+) 涉及 输入 在 这 ad7821 是
全部地 差别的 和 定义 这 零 和 全部-规模 输入 范围 的
这 模数转换器. 这 转移 典型的 的 这 部分 是 定义 用
这 integer 值 的 这 下列的 expression:
数据
(
LSBs
)
=
256
V
在
−
V
REF
(
−
)
V
REF
(
+
)
−
V
REF
(
−
)
+
0.5
作 一个 结果, 这 相似物 输入 (v
在
) 的 这 设备 能 容易地 是 设置
向上 至 提供 两个都 单极的 和 双极 运作. 这 数据
输出 代号 为 单极的 和 双极 运作 是 自然的 二进制的
和 补偿 二进制的, 各自.
这 span 的 这 相似物 输入 电压 能 容易地 是 varied.
用 减少 这 涉及 span, v
REF
(+) – v
REF
(–), 至 较少 比
5 v 这 敏锐的 的 这 转换器 能 是 增加 (i.e., 如果
V
REF
= 2 v 然后 1 lsb = 7.8 mv). 这 涉及 flexibility 也
准许 这 输入 span 为 单极的 运作 至 是 补偿 从
零 (v
REF
(–) > 地). additionally, 这 input/reference ar-
rangement facilitates 比率计 运作.
计算数量 4 和 5 显示 一些 配置 这个 是 可能.
为 最小 噪音 一个 47
µ
f 电容 在 并行的 和 一个 0.1
µ
F
电容 应当 是 连接 在 这 涉及 输入 和
地.
: 点此下载
