AD7823
–6–
rev. b
电路 描述
转换器 运作
这 ad7823 是 一个 successive approximation 相似物-至-数字的
转换器 为基础 周围 一个 承担 redistribution dac. 这 模数转换器
能转变 相似物 输入 信号 在 这 范围 0 v 至 v
DD
. 计算数量
4 和 5 在下 显示 simplified schematics 的 这 模数转换器. 图示 4
显示 这 模数转换器 在 它的 acquisition 阶段. sw2 是 关闭 和
sw1 是 在 位置 一个; 这 比较器 是 使保持 在 一个 保持平衡
情况; 和 这 抽样 电容 acquires 这 信号 在
V
IN+
.
V
DD
/3
V
IN+
承担
REDISTRIBUTION
DAC
比较器
控制
逻辑
时钟
OSC
抽样
电容
ACQUISITION
阶段
SW2
一个
SW1
B
V
在
–
图示 4. 模数转换器 acquisition 阶段
当 这 模数转换器 开始 一个 转换 (看 图示 5) sw2 将
打开, 和 sw1 将 move 至 位置 b 造成 这 比较器
至 变为 不平衡. 这 控制 逻辑 和 这 承担 redis-
tribution dac 是 使用 至 增加 和 减去 fixed amounts 的
承担 从 这 抽样 电容 在 顺序 至 bring 这 com-
parator 后面的 在 一个 保持平衡 情况. 当 这 比较器
是 rebalanced, 这 转换 是 完全. 这 控制 逻辑
发生 这 模数转换器 输出 代号. 图示 11 显示 这 模数转换器
转移 函数.
V
DD
/3
V
IN+
承担
REDISTRIBUTION
DAC
比较器
控制
逻辑
时钟
OSC
抽样
电容
转换
阶段
SW2
一个
SW1
B
V
在
–
图示 5. 模数转换器 转换 阶段
典型 连接 图解
图示 6 显示 一个 典型 连接 图解 为 这 ad7823.
这 串行 接口 是 执行 使用 二 线; 这 rising
边缘 的
CONVST
使能 这 串行 interface—see 串行
接口部分 为 更多 详细信息. v
REF
是 连接 至 一个 好
decoupled v
DD
管脚 至 提供 一个 相似物 输入 范围 的 0 v 至
V
DD
. 当 v
DD
是 第一 连接, 这 ad7823 powers 向上 在
一个 低 电流 模式, i.e., 电源-向下. 一个 rising 边缘 在 这
CONVST
输入 将 导致 这 部分 至 电源 up—see 运行
模式. 如果 电源 消耗量 是 的 concern, 这 自动
电源-向下 在 这 终止 的 一个 转换 应当 是 使用 至 im-
prove 电源 效能. 看 电源 vs. throughput 比率
部分 的 这 数据 薄板.
D
输出
SCLK
V
REF
AGND
V
DD
V
IN+
V
在
–
CONVST
供应
+2.7v 至 +5.5v
0v 至 v
REF
输入
AD7823
0.1
F
二-线
串行
接口
c/
P
10
F
图示 6. 典型 连接 图解
相似物 input
图示 7 显示 一个 相等的 电路 的 这 相似物 输入 struc-
ture 的 这 ad7823. 这 二 二极管, d1 和 d2, 提供 静电释放
保护 为 这 相似物 输入. 小心 必须 是 带去 至 确保
那 这 相似物 输入 信号 从不 超过 这 供应 围栏 用
更多 比 200 mv. 这个 将 导致 这些 二极管 至 变为
向前 片面的 和 开始 组织 电流 在 这 基质.
这 最大 电流 这些 二极管 能 conduct 没有 caus-
ing irreversible 损坏 至 这 部分 是 20 毫安. 这 电容 c2
是 典型地 关于 4 pf 和 能 是 primarily attributed 至 管脚
电容. 这 电阻 r1 是 一个 lumped 组件 制造 向上 的
这 在 阻抗 的 一个 多路调制器 和 一个 转变. 这个 电阻 是
典型地 关于 125
Ω
. 这 电容 c1 是 这 模数转换器 抽样
电容 和 有 一个 电容 的 3.5 pf.
V
DD
V
IN+
C1
3.5pf
R1
125
V
DD
/3
D2
D1
C2
4pF
转变 阶段
–
转变 打开
acquisition 阶段
–
转变 关闭
图示 7. 相等的 相似物 输入 电路
这 相似物 输入 的 这 ad7823 是 制造 向上 的 一个 pseudo
差别的 一双, v
IN+
pseudo 差别的 和 遵守 至 v
IN–
.
这 信号 是 应用 至 v
IN+
但是 在 这 pseudo 差别的
scheme 这 抽样 电容 是 连接 至 v
IN–
在
conversion—see 图示 8. 这个 输入 scheme 能 是 使用 至
除去 补偿 那 exist 在 一个 系统. 为 例子, 如果 一个 系统
had 一个 补偿 的 0.5 v, 这 补偿 可以 是 应用 至 v
IN–
和
这 信号 应用 至 v
IN+
. 这个 有 这 效应 的 offsetting 这
输入 span 用 0.5 v. 它 是 仅有的 可能 至 补偿 这 输入 span
当 这涉及 电压 (v
REF
) 是 较少 比 v
DD
– v
补偿
.
V
DD
/3
V
IN+
比较器
控制
逻辑
时钟
OSC
抽样
电容
转换
阶段
SW2
V
在
–
承担
REDISTRIBUTION
DAC
V
补偿
V
在
(+)
V
补偿
图示 8. pseudo 差别的 输入 scheme
: 点此下载
