AD7823
–9–
rev. b
t
电源-向上
1
s
一个
B
t
1
CONVST
D
输出
SCLK
电流 转换
结果
图示 15. 模式 2 运作 定时
CONVST
D
输出
SCLK
t
3
t
4
t
7
t
6
t
8
1234 5678
DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
t
5
图示 16. 串行 接口 定时
模式 2 运作 (自动 电源-向下)
当 使用 在 这个 模式 的 运作, 这 部分 automatically
powers 向下 在 这 终止 的 一个 转换. 这个 是 达到 用
leaving 这
CONVST
信号 低 直到 这 终止 的 这 转换.
这 定时 图解 在 图示 15 显示 如何 至 运作 这 部分
在 这个 模式. 如果 这 ad7823 是 powered 向下, 这 rising 边缘 的
这
CONVST
脉冲波 导致 这 部分 至 电源 向上. 当 这部分
有 powered 向上 (
≈
1
µ
s 之后 这 rising 边缘 的
CONVST
), 这
CONVST
信号 是 brought 低, 和 一个 转换 是 initiated
在 这个 下落 边缘 的 这
CONVST
信号. 这转换
takes 5
µ
s 最大值 和 之后 这个 时间, 这 转换 结果 是
latched 在 这 串行 变换 寄存器 和 这 部分 powers 向下.
因此, 当 这 部分 是 运作 在 模式 2, 这 有效的
转换 时间 是 equal 至 这 电源-向上 时间 (1
µ
s) 和 这
sar 转换 时间 (5
µ
s), i.e., 6
µ
s.
作 在 这 情况 的 模式 1 运作, 这 rising 边缘 的 这
CONVST
脉冲波 使能 这 串行 端口 的 这 ad7823—see
串行 接口 部分. 如果 一个 串行 读 是 initiated soon 之后 这个
rising 边缘 (要点 “a”), i.e., 在之前 这 终止 的 这 转换,
然后 这 结果 的 这 previous 转换 是 shifted 输出 在 管脚
D
输出
. 在 顺序 至 读 这 结果 的 这 电流 转换, 这
用户 必须 wait 在 least 5
µ
s 最大值 之后 这 下落 边缘 的
CONVST
在之前 初始的 一个 串行 读. 这 串行 端口 的 这 ad7823 是
安静的 函数的 甚至 though 这 ad7823 有 被 powered
向下. 便条: 一个 串行 读 应当 不 交叉 这 重置 rising 边缘
的
CONVST
.
因为 它 是 可能 至 做 一个 串行 读 从 这 部分 当 它 是
powered 向下, 这 ad7823 是 powered 向上 仅有的 至 做 这 con-
版本 和 是 立即 powered 向下 在 这 终止 的 一个 con-
版本. 这个 significantly 改进 这 电源 消耗量 的
这 部分 在 slower throughput rates—see 电源 vs. throughput
比率 部分.
便条: 虽然 这ad7823 takes 1
µ
s 至 电源 向上 之后 这
rising 边缘 的
CONVST
, 它 是 不 需要 至 leave
CONVST
高 为 1
µ
s 之后 这 rising 边缘 在之前 bringing 它 低 至
initiate 一个 转换. 如果 这
CONVST
信号 变得 低 在之前 1
µ
s
在 时间 有 消逝, 这 电源-向上 时间 是 安排时间 输出 内部
和 一个 转换 是 initiated. hence 这 ad7823 是 有保证的
至 有 总是 powered 向上 在之前 一个 转换 是 initiated—even 如果
这
CONVST
pulsewidth 是 <1
µ
s. 如果 这
CONVST
宽度 是
>1
µ
s 一个 转换 是 initiated 在 这 下落 边缘.
串行 接口
这 串行 接口 的 这 ad7823 组成 的 三 线, 一个
串行 时钟 输入 sclk, 串行 端口 使能
CONVST
和 一个
串行 数据 输出 d
输出
, 看 图示 16 在下. 这 串行 inter-
面向 是 设计 至 准许 容易 接合 至 大多数 微控制器,
e.g., pic16c, pic17c, qspi 和 spi, 没有 这 需要 为 任何
gluing 逻辑. 当 接合 至 这 8051, 这 sclk 必须 是
inverted. 这 “microprocessor interface” 部分 explains 如何
至 接口 至 一些 popular 微控制器.
图示 16 显示 这 定时 图解 为 一个 串行 读 从 这
ad7823. 这 串行 接口 工作 和 两个都 一个 持续的 和
一个 noncontinuous 串行 时钟. 这 rising 边缘 的 这
CONVST
信号 resets 一个 计数器, 这个 counts 这 号码 的 串行
clocks 至 确保 这 准确无误的 号码 的 位 是 shifted 输出 的 这
串行 变换 寄存器. 这 sclk 是 ignored once 这 准确无误的
号码 的 位 有 被 shifted 输出. 在 顺序 为 另一 串行
转移 至 引领 放置, 这 计数器 必须 是 重置 用 这 下落
边缘 的 这 eighth sclk. 数据 是 clocked 输出 从 这 d
输出
线条 在 这 第一 rising sclk 边缘 之后 这 rising 边缘 的 这
CONVST
信号 和 在 subsequent sclkrising edges. 这
D
输出
管脚 变得 后面的 在 一个 高 阻抗 状态 在 这 下落
边缘 的 这 eighth sclk. 在 multipackage 产品, 这
CONVST
信号 能 是 使用 作 一个 碎片 选择 信号. 这 串行
接口 将 不 变换 数据 输出 直到 它 receives 一个 rising 边缘 在
这
CONVST
管脚.
: 点此下载
