rev. 0
–3–
AD9226
数字的 规格
参数 温度 测试 水平的 最小值 典型值 最大值 单位
逻辑 输入 (时钟, dfs
1
, 职责 循环
1
,
和
输出 使能
1
)
高-水平的 输入 电压 全部 IV 2.4 V
低-水平的 输入 电压 全部 IV 0.8 V
高-水平的 输入 电流 (v
在
= avdd) 全部 IV –10 +10
µ
一个
低-水平的 输入 电流 (v
在
= 0 v) 全部 IV –10 +10
µ
一个
输入 电容 全部 V 5 pF
输出 使能
1
全部 IV V
逻辑 输出 (和 drvdd = 5 v)
高-水平的 输出 电压 (i
OH
= 50
µ
一个) 全部 IV 4.5 V
高-水平的 输出 电压 (i
OH
= 0.5 毫安) 全部 IV 2.4 V
低-水平的 输出 电压 (i
OL
= 1.6 毫安) 全部 IV 0.4 V
低-水平的 输出 电压 (i
OL
= 50
µ
一个) 全部 IV 0.1 V
输出 电容 5pF
逻辑 输出 (和 drvdd = 3 v)
高-水平的 输出 电压 (i
OH
= 50
µ
一个) 全部 IV 2.95 V
高-水平的 输出 电压 (i
OH
= 0.5 毫安) 全部 IV 2.80 V
低-水平的 输出 电压 (i
OL
= 1.6 毫安) 全部 IV 0.4 V
低-水平的 输出 电压 (i
OL
= 50
µ
一个) 全部 IV 0.05 V
注释
1
lqfp 包装.
规格 主题 至 改变 没有 注意.
切换 规格
参数 温度 测试 水平的 最小值 典型值 最大值 单位
最大值 转换 比率 全部 VI 65 MHz
时钟 时期
1
全部 V 15.38 ns
时钟 pulsewidth 高
2
全部 V 3 ns
时钟 pulsewidth 低
2
全部 V 3 ns
输出 延迟 全部 V 3.5 7 ns
pipeline 延迟 (latency) 全部 V 7 时钟 循环
输出 使能 延迟
3
全部 V 15 ns
注释
1
这 时钟 时期 将 是 扩展 至 10
µ
s 没有 降级 在 指定 效能 @ 25
°
c.
2
当 模式 管脚 是 系 至 avdd 或者 grounded, 这 ad9226 ssop 是 不 影响 用 时钟 职责 循环.
3
lqfp 包装.
规格 主题 至 改变 没有 注意.
(avdd = 5 v, drvdd = 3 v, f
样本
= 65 msps, vref
= 2.0 v, t
最小值
至 t
最大值
, 除非 否则 指出.)
(t
最小值
至 t
最大值
和 avdd = 5 v, drvdd = 3 v, c
L
= 20 pf)
n+1
n+2
n+3
n+4
n+5
n+6
n+7
n+8
n
相似物
输入
时钟
数据
输出
n–8 n–7 n–6 n–5 n–4 n–3
n–2
n+1
n
n–1
tod = 7.0 最大值
3.5 最小值
图示 1. 定时 图解
DRVDD
2
05
–
.
DRVDD
2
05
+
.
: 点此下载
