管脚 描述
(持续)
OE 这个 是 这 起作用的 高 输出 使能
控制 输入. 这个 管脚 能 是 想法 的
作 一个 inverted 版本 的 这 RD 输入
(看
图示 6
). 数据 输出 管脚
DB0–DB11 是 触发-状态 当 OE 是
低. 数据 呈现 在 DB0–DB11 仅有的
当 OE 是 高 和 CS 和 RD 是
两个都 低. 这个 管脚 能 是 系 高.
s/h
这个 是 这 样本/支撑 控制 输入.
这 相似物 输入 信号 是 使保持 和 一个
新 转换 是 initiated 用 这 下落
边缘 的 这个 控制 输入 (当 CS 是
低).
PD
这个 是 这 电源 向下 控制 输入.
这个 管脚 应当 是 使保持 高 为 正常的
运作. 当 这个 管脚 是 牵引的 低,
这 设备 变得 在 一个 低 电源 备用物品
模式.
V
ref+(强迫)
,
V
ref−(强迫)
这些 是 这 积极的 和 负的 volt-
age 涉及 强迫 输入, 各自.
看 部分 4, 涉及 输入,
为 更多 信息.
V
ref+(sense)
,
V
ref−(sense)
这些 是 这 积极的 和 负的 volt-
age 涉及 sense 管脚, 各自.
看 部分 4, 涉及 输入,
为 更多 信息.
V
REF
/16 这个 管脚 应当 是 绕过 至 AGND
和 一个 0.1 µF 陶瓷的 电容.
测试 这个 管脚 应当 是 系 至 DV
CC
.
函数的 描述
这 ADC12762 执行 一个 12-位 相似物-至-数字的 变换器-
sion 使用 一个 3 步伐 flash 技巧. 这 第一 flash deter-
mines 这 六 大多数 重大的 位, 这 第二 flash gener-
ates 四 更多 位, 和 这 最终 flash resolves 这 二 least
重大的 位.
图示 4
显示 这 主要的 函数的 blocks 的
这 转换器. 它 组成 的 一个 2
1
⁄
2
-位 电压 estimator, 一个 re-
sistor ladder 和 二 不同的 决议 电压 spans, 一个
样本/hoid 电容, 一个 4-位 flash 转换器 和 front 终止
多路调制器, 一个 digitally corrected dac, 和 一个 电容的 volt-
age 分隔物. 至 pipeline 这 转换器, 那里 是 二 样本/
支撑 电容 和 4-位 flash sections, 这个 准许 这
转换器 至 acquire 这 next 输入 样本 当 converting
这 previous 一个. 仅有的 一个 的 这 flash 转换器 pairs 是
显示 在
图示 4
至 减少 complexity.
ds012811-27
图示 4. 函数的 块 图解
www.国家的.com 10
: 点此下载
