10 管脚 描述
DV
CC
(28)
这 数字的 和 相似物 积极的 电源 供应
AV
CC
(4)
pins 这 数字的 和 相似物 电源 供应
电压 范围 的 这 ADC1241 是
一个
45V 至
一个
55V 至 保证 accuracy 它 是 必需的
那 这 AV
CC
和 DV
CC
是 连接 至-
gether 至 这 一样 电源 供应 和 sepa-
比率 绕过 过滤 (10
m
F tantalum 在 并行的
和 一个 01
m
F 陶瓷的) 在 各自 V
CC
pin
V
b
(5) 这 相似物 负的 供应 电压 pin V
b
有 一个 范围 的
b
45V 至
b
55V 和 needs 一个
绕过 过滤 的 10
m
F tantalum 在 并行的 和
一个 01
m
F ceramic
DGND (14) 这 数字的 和 相似物 地面 pins AGND
AGND (3) 和 DGND 必须 是 连接 一起 ex-
ternally 至 保证 accuracy
V
REF
(2) 这 涉及 输入 电压 pin 至 维持
精度 这 电压 在 这个 管脚 应当 不
超过 这 AV
CC
或者 DV
CC
用 更多 比
50 mV 或者 go 在下 35 VDC
V
在
(1) 这 相似物 输入 电压 pin 至 保证
精度 这 电压 在 这个 管脚 应当 不
超过 V
CC
用 更多 比 50 mV 或者 go 在下
V
b
用 更多 比 50 mV
CS
(10) 这 碎片 选择 控制 input 这个 输入 是
起作用的 低 和 使能 这 WR
和 RD func-
tions
RD
(11) 这 读 控制 input 和 两个都 CS 和 RD
低 这 触发-状态 输出 缓存区 是 en-
abled 和 这 INT
输出 是 重置 high
WR (7) 这 写 控制 input 这 converison 是
started 在 这 rising 边缘 的 这 WR
脉冲波
当 CS
是 low
CLK (8) 这 外部 时钟 输入 pin 这 时钟 fre-
quency 范围 是 500 kHz 至 4 MHz
CAL
(9) 这 自动-校准 控制 input 当
CAL
是 低 这 ADC1241 是 重置 和 一个 cali-
bration 循环 是 initiated 在 这 calibra-
tion 循环 这 值 的 这 比较器 补偿
电压 和 这 mismatch errors 在 这 ca-
pacitor 涉及 ladder 是 决定 和
贮存 在 RAM 这些 值 是 使用 至 cor-
rect 这 errors 在 一个 正常的 循环 的 AD
conversion
AZ
(6) 这 自动-零 控制 input 和 这 AZ 管脚
使保持 低 在 一个 conversion 这 ADC1241
变得 在 一个 自动-零 循环 在之前 这 actu-
al AD 转换 是 started 这个 自动-零
循环 corrects 为 这 比较器 补偿 volt-
age 这 总的 转换 时间 (t
C
)isin-
creased 用 26 时钟 时期 当 自动-零
是 used
EOC (12) 这 终止-的-转换 控制 output 这个
输出 是 低 在 一个 转换 或者 一个 calibra-
tion cycle
INT
(13) 这 中断 控制 output 这个 输出 变得
低 当 一个 转换 有 被 完成
和 indicates 那 这 转换 结果 是
有 在 这 输出 latches 读 这
结果 或者 开始 一个 转换 或者 校准
循环 将 重置 这个 输出 high
DB0–DB12
这 触发-状态 输出 pins 这 输出 是 在
(15–27)
two’s complement format 和 DB12 这 sign
bit DB11 这 MSB 和 DB0 这 LSB
20 函数的 描述
这 ADC1241 是 一个 12-位 加 sign AD 转换器 和 这
能力 的 做 自动-零 或者 自动-cal routines 至 迷你-
mize zero 全部-规模 和 线性 errors 它 是 一个 successive-
approximation AD 转换器 consisting 的 一个 DAC compar-
ator 和 一个 successive-approximation 寄存器 (sar) 自动-
零 是 一个 内部的 校准 sequence 那 corrects 为 这
AD’s 零 错误 造成 用 这 comparator’s 补偿 voltage
自动-cal 是 一个 校准 循环 那 不 仅有的 corrects 零
错误 但是 也 corrects 为 全部-规模 和 线性 errors
造成 用 DAC inaccuracies 自动-cal 降低 这 errors
的 这 ADC1241 没有 这 需要 的 修整 在 它的 fab-
rication 一个 自动-cal 循环 能 restore 这 精度 的 这
ADC1241 在 任何 time 这个 确保 它的 长 期 stability
21 数字的 接口
在 电源 up 一个 校准 sequence 应当 是 initiated 用
pulsing CAL
低 和 CSRD 和 WR high 至 acknowl-
边缘 这 CAL
signal EOC 变得 低 之后 这 下落 边缘 的
CAL
和 仍然是 低 在 这 校准 循环 的 1396
时钟 periods 在 这 校准 sequence 第一 这
comparator’s 补偿 是 determined 然后 这 电容的
DAC’s mismatch 错误 是 found 纠正 factors 为 这些
errors 是 然后 贮存 在 内部的 RAM
一个 转换 是 initiated 用 带去 CS
和 WR low 这 AZ
(自动 零) 信号 线条 应当 是 系 高 或者 低 在 这
转换 process 如果 AZ
是 低 一个 自动 零 cycle 这个
takes 大概 26 时钟 periods occurs 在之前 这 交流-
tual 转换 是 started 这 自动 零 循环 确定
这 纠正 factors 为 这 comparator’s 补偿 voltage 如果
AZ
是 high 这 自动 零 循环 是 skipped Next 这 相似物
输入 是 抽样 为 7 时钟 periods 和 使保持 在 这 capaci-
tive DAC’s ladder structure 这 EOC 然后 变得 low 信号-
ing 那 这 相似物 输入 是 非 变长 正在 抽样 和
那 这 AD successive approximation 转换 有
started
在 一个 conversion 这 抽样 输入 电压 是 succes-
sively 对照的 至 这 输出 的 这 DAC First 这 交流-
quired 输入 电压 是 对照的 至 相似物 地面 至 deter-
mine 它的 polarity 这 sign 位 是 设置 低 为 积极的 输入
电压 和 高 为 negative Next 这 MSB 的 这 DAC 是
设置 高 和 这 rest 的 这 位 low 如果 这 输入 电压 是
更好 比 这 输出 的 这 DAC 然后 这 MSB 是 left
high 否则 它 是 设置 low 这 next 位 是 设置 high 制造
这 输出 的 这 DAC 三 quarters 或者 一个 quarter 的 全部
scale 一个 comparison 是 完毕 和 如果 这 输入 是 更好 比
这 新 DAC 值 这个 位 仍然是 high 如果 这 输入 是 较少
比 这 新 DAC 值 这 位 是 设置 low 这个 处理
持续 直到 各自 位 有 被 tested 这 结果 是 然后
贮存 在 这 输出 获得 的 这 ADC1241 Next EOC 变得
high 和 INT
变得 低 至 信号 这 终止 的 这 conversion
这 结果 能 now 是 读 用 带去 CS
和 RD 低 至
使能 这 DB0–DB12 输出 buffers
10
: 点此下载
