adsp-21365/6初步的 技术的 数据
rev. pra | 页 3 的 54 | 九月 2004
一般 描述
这 adsp-21365/6 sharc processors 是 members 的 这
simd sharc 家族 的 dsps th在 特性 相似物 设备'
超级的 harvard architecture. 这 adsp-21365/6 是 源
代号 兼容 with 这 adsp-2126x, 和 adsp-2116x, dsps
作 好 作 和 第一 generati在 adsp-2106x sharc processors
在 sisd (单独的-操作指南,单独的-数据) 模式. 这 adsp-
21365/6 是 32-位/40-位 floating要点 processors 优化
为 高 效能 automotive 音频的 产品 和 它的
大 在-碎片 sram 和 掩饰-programmable 只读存储器, 多样的
内部的 buses 至 eliminate i/obottlenecks, 和 一个 革新的
数字的 音频的 接口 (dai).
作 显示 在 这 函数的 块 图解在 页 1, 这
adsp-21365/6 使用 二 computational 单位 至 deliver 一个 signif-
icant 效能 增加在 这 previous sharc
processors 在 一个 范围 的 信号处理 algorithms. fabri-
cated 在 一个 状态-的-这-艺术, high 速, cmos 处理, 这
adsp-21365/6 处理器 achieves一个 操作指南循环 时间 的
3.0 ns 在 333 mhz. 和 它的 simd computational 硬件, 这
adsp-21365/6 能 执行 2 gflops 运动 在 333 mhz.
表格 1显示 效能 benchmarks 为 这 adsp-21365/6.
这 adsp-21365/6 持续 sharc’s 工业 leading stan-
dards 的 integration 为 dsps,结合 一个 高 效能
32-位 dsp 核心 和 整体的, 在-碎片 系统 特性.
这 块 图解 的 这 adsp-21365/6在 页 1, illustrates
这 下列的 architectural 特性:
• 二 处理 elements, 各自 的 这个 comprises 一个
alu, 乘法器, shifter 和 数据 寄存器 文件
• 数据 地址 发生器 (dag1, dag2)
• 程序 sequencer 和 操作指南 cache
• pm 和 dm buses 有能力 的 支承的 四 32-位 数据
transfers 在 memory 和 这 核心在 每 核心 pro-
cessor 循环
• 三 可编程序的 间隔计时器 和 pwm genera-
tion, pwm 俘获/脉冲波 宽度 度量, 和
外部 事件 计数器 能力
•on-碎片 sram (3m 位)
• 在-碎片 掩饰-可编程序的 只读存储器 (4m 位)
• 8- 或者 16-位 并行的 端口 那 支持 接口 至 止-碎片
记忆 peripherals
• jtag 测试 进入 端口
这 块 图解 的 这 adsp-21365/6在 页 6, illustrates
这 下列的 architectural 特性:
• dma 控制
• 六 全部 duplex 串行 端口
• 二 spi-兼容 接口 ports—primary 在 dedi-
cated 管脚, secondary 在 dai 管脚
• 数字的 音频的 接口 那 包含 二 精确 时钟
发生器 (pcg), 一个 输入 数据 端口 (idp), 一个 s/pdif
接受者/传输者, 第八 channels 异步的 样本
比率 转换器, dtcp cipher, six 串行 端口, 第八 串行
接口, 一个 20-位 并行的 输入 端口, 10 中断, 六 标记
输出, 六 标记 输入, 三 计时器, 和 一个 有伸缩性的 信号
routing 单位 (sru) buses
图示 2 在 页 4显示 一个 样本 configuration 的 一个 sport
使用 这 精确 时钟 发生器 至 接口 和 一个 i
2
S
模数转换器 和 一个 i
2
s dac 和 一个 更 更小的 jitter 时钟 比 这
串行 端口 将 发生 它自. 许多 其它 sru configura-
tions 是 可能.
adsp-21365/6 家族 核心 architecture
这 adsp-21365/6 是 代号 compatible 在 这 组装 水平的
和 这 adsp-2126x, adsp-21160 和 adsp-21161, 和 和
这 第一 一代 adsp-2106x sharc processors. 这
adsp-21365/6 shares architectural 特性 和 这 adsp-
2126x 和 adsp-2116x simd sharc processors, 作 详细地
在 这 下列的 sections.
simd computational engine
这 adsp-21365/6 包含 二 computational 处理 ele-
ments 那 运作 作 一个 单独的-操作指南 多样的-数据
(simd) engine. 这 处理 elements 是 涉及 至 作 pex
和 pey 和 各自 包含 一个 alu, 乘法器, shifter 和 reg-
ister 文件. pex 是 总是 起作用的, 和 pey 将 是 使能 用
设置 这 peyen 模式 位 在 这 mode1 寄存器. 当 这个
模式 是 使能, 这 一样 操作指南 是 executed 在 两个都 pro-
cessing elements, 但是 各自 处理 元素 运作 在
不同的 数据. 这个 architecture 是 效率高的 在 executing math
intensive 信号 处理 algorithms.
进去 simd 模式 也 有 一个 效应 在 这 方法 数据 是 trans-
ferred 在 记忆 和 这处理 elements. 当 在
simd 模式, 两次 这 数据 带宽 是 必需的 至 支持
computational 运作 在 这 processing elements. 因为 的
这个 必要条件, 进去 simd模式 也 doubles 这 带宽-
宽度 在 记忆 和 这处理 elements. 当
使用 这 dags 至 转移 数据 在 simd 模式, 二 数据 值
是 transferred 和 各自 进入 的记忆 或者 这 寄存器 文件.
表格 1. adsp-21365/6 benchmarks (在 333 mhz)
benchmark algorithm 速
(在 333 mhz)
1024 要点 complex fft (radix 4, 和 倒置) 27.9
µ
s
fir 过滤 (每 tap)
1
1
假设 二 files 在 multichannel simd 模式
1.5 ns
iir 过滤 (每 biquad)
1
6.0 ns
矩阵变换 乘以 (pipelined)
[3x3] × [3x1]
[4x4] × [4x1]
13.5 ns
23.9 ns
分隔 (y/×) 10.5 ns
inverse 正方形的 root 16.3 ns
: 点此下载
