AT89S53
4-230
可编程序的 时钟 输出
一个 50% 职责 循环 时钟 能 是 编写程序 至 来到 输出 在
p1.0, 作 显示 在 图示 5. 这个 管脚, besides 正在 一个 regu-
lar i/0 管脚, 有 二 alternate 功能. 它 能 是 pro-
grammed 至 输入 这 外部 时钟 为 计时器/计数器 2 或者
至 输出 一个 50% 职责 循环 时钟 ranging 从 61 hz 至 4
mhz 在 一个 16
mhz 运行 频率.
至 配置 这 计时器/计数器 2 作 一个 时钟 发生器, 位
c/t2
(t2con.1) 必须 是 cleared 和 位 t2oe (t2mod.1)
必须 是 设置. 位 tr2 (t2con.2) 开始 和 stops 这 计时器.
这 时钟-输出 频率 取决于 在 这 振荡器 fre-
quency 和 这 再装填 值 的 计时器 2 俘获 寄存器
(rcap2h, rcap2l), 作 显示 在 这 下列的 等式.
在 这 时钟-输出 模式, 计时器 2 rollovers 将 不 发生
一个 中断. 这个 行为 是 类似的 至 当 计时器 2 是
使用 作 一个 波特-比率 发生器. 它 是 可能 至 使用 计时器 2
作 一个 波特-比率 发生器 和 一个 时钟 发生器 simulta-
neously. 便条, 不管怎样, 那 这 波特-比率 和 clock-out
发生率 不能 是 决定 independently 从 一个
另一 自从 它们 两个都 使用 rcap2h 和 rcap2l.
UART
这 uart 在 这 at89s53 运作 这 一样 方法 作 这
uart 在 这 at89c51, at89c52 和 at89c55. 为 fur-
ther 信息, 看 这 october 1995 微控制器
数据 书, 页 2-49, 部分 加标题, “serial 接口.”
串行 附带的 接口
这 串行 附带的 接口 (spi) 准许 高-速 syn-
chronous 数据 转移 在 这 at89s53 和 periph-
eral 设备 或者 在 一些 at89s53 设备. 这
at89s53 spi 特性 包含 这 下列的:
• 全部-duplex, 3-线 同步的 数据 转移
• 主控 或者 从动装置 运作
• 1.5-mhz 位 频率 (最大值.)
• lsb 第一 或者 msb 第一 数据 转移
• 四 可编程序的 位 比率
• 终止 的 传递 中断 标记
• 写 collision 标记 保护
• wakeup 从 空闲 模式 (从动装置 模式 仅有的)
这 interconnection 在 主控 和 从动装置 cpus 和
spi 是 显示 在 这 下列的 图示. 这 sck 管脚 是 这
时钟-输出 频率
振荡器 频率
4 65536 rcap2h,rcap2l
()
–
[]×
-------------------------------------------------------------------------------------------=
图示 6.
spi 块 图解
振荡器
8/16-位 变换 寄存器
读 数据 缓存区
管脚 控制 逻辑
spi 控制
spi 状态 寄存器
spi 中断
要求
内部的
DATA BU S
选择
spi 时钟 (主控)
分隔物
÷4÷16÷64÷128
spi 控制 寄存器
8
8
8
SPIF
WCOL
SPR1
MSTR
SPIE
时钟
逻辑
时钟
MSB
S
M
SPE
DORD
MSTR
CPOL
CPHA
SPR1
SPR0
MSTR
SPE
DORD
LSB
S
M
M
S
MISO
p1.6
MOSI
p1.5
SCK
1.7
SS
p1.4
SPR0
SPE
: 点此下载
