6.4 - 块 图解
6 - stv7699 规格
(持续)
B4A4
B3A3
B2A2
16-位 变换 寄存器
P3 P63
f/r
16-位 变换 寄存器
P1 P61
2 79
V
SSP
管脚 6-15-24-35
40-46-57-66-75
V
CC
B1A1
STB
BLK
POL
OUT1 OUT64
STV7699
CLK
V
PP
管脚 1-29-30
51-52-80
获得
Q1 Q64Q2 Q63
P64P1
P63P4
16-位 变换 寄存器
P2 P62
16-位 变换 寄存器
P4 P64
V
SSSUB
管脚 41-81
V
SSLOG
管脚 90 至 93
HIZ
7699c-05.eps
6.5 - 电路 描述
stv7699 包含 所有 这 逻辑 和 这 电源
电路 需要 至 驱动 这 colums 的 一个 plasma
显示 嵌板 (p.d.p.). 数据 是 shifted 在 各自 低
至 高 转变 的 这 (clk) 变换 时钟. 数据 是
输入 在 一个 4-位 宽 数据 总线 至 a1 - a4 输入 (情况
的 向前 变换 模式 ;
f/r = 低). 之后 16 shifts,
这 第一 nibble 是 有 在 这 串行 输出
b1 - b4. 这些 输出 能 是 使用 至 cascade
一些 驱动器 至 执行 任何 horizontal 决议.
clk, ai 和 bi 输入 是 smith 触发 输入 至
改进 这 噪音 余裕.
这
为ward /反转 (f/r) 输入 是 使用 至 选择
这 方向 的 这 变换 寄存器.
这 最大 频率 的 这 变换 时钟 是
20mhz.
所有 这 输出 数据 是 使保持 和 memorized 在 这
获得 平台 当 这 获得 输入 (stb) 是 高.
当 它 是 在 低 水平的, 数据 是 transferred 从
这 变换 寄存器 至 这 获得 和 至 这 输出 电源
平台.
输出 状态 能 是 强迫 至 高 阻抗 用
拉 低
hiz 输入.
当
Blk 是 低, 所有 这 输出 是 强迫 至 低
水平的 或者 高 水平的 符合 至
pol 信号 值.
输出 状态 copy 数据 那 是 输入, 和 这
一样 极性, 当
blk,hiz 和pol 是 高.
V
SSLOG
, v
SSSUB
和 v
SSP
是 不 内部 con-
nected.
V
SSLOG
和 v
SSSUB
必须 是 连接 作 关闭 作
可能 至 这 logical 涉及 地面 的 这
应用.
表格 1 :
电源 输出 真实 表格
数据 STB POL BLK HIZ
驱动器
输出
Comments
xxxxL
HIZ 高 阻抗
x x L x H L 强迫 至 低
x x H L H H 强迫 至 高
x H H H H qn (1) latched 数据
L L H H H L copy 数据
H L H H H H copy 数据
便条 1 :
qn 是 这 值 memorised 在 这 获得 平台 ; 它 是 这 值
的 这 并行的 变换 寄存器 输出 平台 之后 n 时钟
脉冲.
一个 数据 承载 在 这 变换 寄存器 是 读 在 这
输出 电源 平台 没有 倒置 的 它的 极性.
表格 2 :
控制 表格
f/r Ai Bi Comments
L 输入 输出 向前 变换
H 输出 输入 反转 变换
CM17699
7/11
: 点此下载
