cy2305 和 cy2309 作 pci 和 sdram 缓存区
© cypress 半导体 公司, 1997. 这 信息 包含 在此处 是 主题 至 改变 没有 注意. cypress semiconductor 公司 假设 非 责任 为 这 使用
的 任何 电路系统 其它 比 电路系统 embodied 在 一个 cypress 半导体 产品. 也不 做 它 convey 或者 imply 任何 执照 下面 专利权 或者 其它 权利. cypress 半导体 做 不 授权
它的 产品 为 使用 作 核心的 组件 在 生命-支持 系统 在哪里 一个 运转 或者 失败 将 合理地 是 预期的 to 结果 在 重大的 伤害 至 这 用户. 这 包括 的 cypress
半导体 产品 在 生命-支持 系统 应用 implies 那 这 生产者 假设 所有 风险 的 此类 使用 和 在 做ing 所以 indemnifies cypress 半导体 相反 所有 charges.
这 自 调整 解决方案:
•
这个 解决方案 将 automatically compensate 为 不同的
sdram 输入 负载 (仅有的 在 单元 1 和 单元 3).
•
clkout 必须 驱动 ck0 在 这 sdram 单元 1 和
单元 3 所以 那 clkout 是 总是 全部地 承载 (管脚 42
在 这 sdram 单元).
•
sdram modules 必须 是 安装 在 顺序 (单元 1 第一
和 单元 4 last).
•
clocks 是 三-陈述 当 那 sdram 单元 是 不
呈现, 但是 clkout 将 continue 至 run.
CY2309
sdram 单元 3
零 延迟
缓存区
CLKA4
CLKA3
CLKA2
CLKA1
CLKOUTREF
sdram 单元 4
CLKB4
CLKB3
CLKB2
CLKB1
S1
S2
单元 sense
单元 sense
CY2309
sdram 单元 1
零 延迟
缓存区
CLKA4
CLKA3
CLKA2
CLKA1
CLKOUT
REF
sdram 单元 2
CLKB4
CLKB3
CLKB2
CLKB1
S1
S2
单元 sense
单元 sense
CPUCLK
解码
逻辑
解码
逻辑
: 点此下载
