cy2305 和 cy2309 作 pci 和 sdram 缓存区
3
输出 至 输出 skew
这 skew 在 clkout 和 这 其它 输出 是 不 dy-
namically 调整 用 这 循环. 所有 must 有 这 一样 加载
在 它们 至 达到 零 输出 至 输出 skew. 如果 这 其它
输出 是 较少 承载 比 clkout, 它们 将 含铅的 它; 和 如果
这 其它 输出 是 更多 承载, 它们 will lag 这 clkout.
这 relationship 那 exists 在 这 clkout 和 这 rest
的 这 输出 是 那 它们 所有 开始 这 rising 边缘 在 这 一样
时间, 但是 不同的 负载 将 导致 它们 至 有 不同的 上升
时间 和 不同的 时间 越过 这 度量 thresh-
olds. 自从 clkout 是 这 仅有的 输出 那 是 监控, 它 将
是 这 输出 那 有 这 零 延迟 从 这 涉及 和
这 其它 clocks 将 是 相关的 至 clkout 和 它们的 加载
differences.
零 延迟 缓存区 定时 图解 和 不同的 加载 配置.
ref 输入 和 所有
REF
CLKOUT
CLKA1
CLKA4
输出 承载 equally
ref 输入 和 clka1-clkb4 承载
equally, 和 clkout 承载 较少
ref 输入 和 clka1-clkb4 承载
REF
CLKOUT
equally, 和 clkout 承载 更多
先进的
REF
CLKOUT
Delayed
零 延迟
CLKB1
CLKB4
CLKA1
CLKA4
CLKB1
CLKB4
CLKA1
CLKA4
CLKB1
CLKB4
: 点此下载
