首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:976526
 
资料名称:CY7B992-7JC
 
文件大小: 288K
   
说明
 
介绍:
Programmable Skew Clock Buffer
 
 


: 点此下载
  浏览型号CY7B992-7JC的Datasheet PDF文件第7页
7
浏览型号CY7B992-7JC的Datasheet PDF文件第8页
8
浏览型号CY7B992-7JC的Datasheet PDF文件第9页
9
浏览型号CY7B992-7JC的Datasheet PDF文件第10页
10

11
浏览型号CY7B992-7JC的Datasheet PDF文件第12页
12
浏览型号CY7B992-7JC的Datasheet PDF文件第13页
13
浏览型号CY7B992-7JC的Datasheet PDF文件第14页
14
浏览型号CY7B992-7JC的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CY7B991
CY7B992
文档 #: 38-07138 rev. ** 页 11 的 15
3f0 = mid, 和 3f1 = 高. (自从 fb aligns 在
4 t
U
和 3qx
skews 至 +6 t
U
, 一个 总的 的 +10 t
U
skew 是 认识到.) 许多 其它 con-
figurations 能 是 认识到 用 skewing 两个都 这 输出 使用 作 这
fb 输入 和 skewing 这 其它 输出.
图示 4
显示 一个 例子 的 这 invert 函数 的 这 pscb.
在 这个 例子 这 4q0 输出 使用 作 这 fb 输入 是 pro-
grammed 为 invert (4f0 = 4f1 = 高) 当 这 其它 三
pairs 的 输出 是 编写程序 为 零 skew. 当 4f0 和
4f1 是 系 高, 4q0 和 4q1 变为 inverted 零 阶段
输出. 这 pll aligns 这 rising 边缘 的 这 fb 输入 和 这
rising 边缘 的 这 ref. 这个 导致 这 1q, 2q, 和 3q 输出-
puts 至 变为 这
inverted
输出 和 遵守 至 这 ref
输入. 用 selecting 这个 输出 是 连接 至 fb, 它 是 可能
至 有 2 inverted 和 6 非-inverted 输出 或者 6 inverted 和
2 非-inverted 输出. 这 准确无误的 配置 将 是 de-
termined 用 这 需要 为 更多 (或者 更少的) inverted 输出. 1q,
2q, 和 3q 输出 能 也 是 skewed 至 compensate 为
varying 查出 延迟 独立 的 倒置 在 4q.
图示 5
illustrates 这 pscb 配置 作 一个 时钟 乘法器.
这 3q0 输出 是 编写程序 至 分隔 用 四 和 是 喂养
后面的 至 fb. 这个 导致 这 pll 至 增加 它的 频率 直到
这 3q0 和 3q1 输出 是 锁 在 20 mhz 当 这 1qx
和 2qx 输出 run 在 80 mhz. 这 4q0 和 4q1 输出 是
编写程序 至 分隔 用 二, 这个 结果 在 一个 40-mhz 波-
表格 在 这些 输出. 便条 那 这 20- 和 40-mhz clocks 下降
同时发生地 和 是 输出 的 阶段 在 它们的 rising 边缘. 这个
将 准许 这 设计者 至 使用 这 rising edges 的 这
1
2
fre-
quency 和
1
4
频率 输出 没有 concern 为 ris-
ing-边缘 skew. 这 2q0, 2q1, 1q0, 和 1q1 输出 run 在
80 mhz 和 是 skewed 用 程序编制 它们的 选择 输入
accordingly. 便条 那 这 fs 管脚 是 连线的 为 80-mhz 运作
因为 那 是 这 频率 的 这 fastest 输出.
图示 6
demonstrates 这 pscb 在 一个 时钟 分隔物 应用.
2q0 是 喂养 后面的 至 这 fb 输入 和 编写程序 为 零 skew.
3qx 是 编写程序 至 分隔 用 四. 4qx 是 编写程序 至
分隔 用 二. 便条 那 这 下落 edges 的 这 4qx 和 3qx
输出 是 排整齐. 这个 准许 使用 的 这 rising edges 的 这
1
2
频率 和
1
4
频率 没有 concern 为 skew
mismatch. 这 1qx 输出 是 编写程序 至 零 skew 和
是 排整齐 和 这 2qx 输出. 在 这个 例子, 这 fs 输入
是 grounded 至 配置 这 设备 在 这 15- 至 30-mhz 范围
自从 这 最高的 频率 输出 是 运动 在 20 mhz.
图示 7
显示 一些 的 这 功能 那 是 可选择的 在
这 3qx 和 4qx 输出. 这些 包含 inverted 输出 和
输出 那 提供 分隔-用-2 和 分隔-用-4 定时. 一个 invert-
ed 输出 准许 这 系统 设计者 至 时钟 不同的 sub-
系统 在 opposite edges, 没有 suffering 从 这 脉冲波
asymmetry 典型 的 非-完美的 加载. 这个 函数 准许
这 二 subsystems 至 各自 是 clocked 180 degrees 输出 的
阶段, 但是 安静的 至 是 排整齐 在里面 这 skew 规格.
这 分隔 输出 提供 一个 零-延迟 分隔物 为 portions 的
这 系统 那 需要 这 时钟 至 是 分隔 用 也 二 或者
四, 和 安静的 仍然是 在里面 一个 narrow skew 的 这
1X
时钟.
没有 这个 特性, 一个 外部 分隔物 将 需要 至 是 增加-
ed, 和 这 传播 延迟 的 这 分隔物 将 增加 至 这
skew 在 这 不同的 时钟 信号.
这些 分隔 输出, 结合 和 这 阶段 锁 循环,
准许 这 pscb 至 乘以 这 时钟 比率 在 这 ref 输入 用
也 二 或者 四. 这个 模式 将 使能 这 设计者 至 dis-
tribute 一个 低-频率 时钟 在 各种各样的 portions 的 这
系统, 和 然后 locally 乘以 这 时钟 比率 至 一个 更多 合适-
能 频率, 当 安静的 维持 这 低-skew character-
istics 的 这 时钟 驱动器. 这 pscb 能 执行 所有 的 这 func-
tions 描述 在之上 在 这 一样 时间. 它 能 乘以 用 二
和 四 或者 分隔 用 二 (和 四) 在 这 一样 时间 那 它 是
shifting 它的 输出 在 一个 宽 范围 或者 维持 零 skew
在 选择 输出.
图示 4. inverted 输出 连接
图示 5. 频率 乘法器 和 skew 连接
7B991
11
FB
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
测试
REF
7B991
12
FB
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
测试
REF
20 mhz
20 mhz
40 mhz
80 mhz
图示 6. 频率 分隔物 连接
7B991
13
FB
REF
FS
4F0
4F1
3F0
3F1
2F0
2F1
1F0
1F1
4Q0
4Q1
3Q0
3Q1
2Q0
2Q1
1Q0
1Q1
测试
REF
20 mhz
5 mhz
10 mhz
20 mhz
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com