首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:976754
 
资料名称:CY28343
 
文件大小: 91K
   
说明
 
介绍:
Zero Delay SDR/DDR Clock Buffer
 
 


: 点此下载
  浏览型号CY28343的Datasheet PDF文件第2页
2
浏览型号CY28343的Datasheet PDF文件第3页
3
浏览型号CY28343的Datasheet PDF文件第4页
4
浏览型号CY28343的Datasheet PDF文件第5页
5

6
浏览型号CY28343的Datasheet PDF文件第7页
7
浏览型号CY28343的Datasheet PDF文件第8页
8
浏览型号CY28343的Datasheet PDF文件第9页
9
浏览型号CY28343的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CY28343
文档 #: 38-07369 rev. *a 页 6 的 10
最大 比率
[5]
最大 输入 电压 相关的 至 v
SS
: ............. v
SS
0.5v
最大 输入 电压 相关的 至 v
SS
: ............ V
SS
+ 0.7v
65
°
c 至 + 150
°
C
运行 温度:.................................... 0
°
c 至 +70
°
C
最大 静电释放 保护:...........................................2000V
最大 电源 供应: ................................................5.5v
这个 设备 包含 电路系统 至 保护 这 输入 相反
损坏 预定的 至 高 静态的 电压 或者 electric 地方; 不管怎样,
预防措施 应当 是 带去 至 避免 应用 的 任何 volt-
age 高等级的 比 这 最大 评估 电压 至 这个 电路. 为
恰当的 运作, v
和 v
输出
应当 是 constrained 至 这
范围:
V
SS
< (v
或者 v
输出
) < v
DD
unused 输入 必须 总是 是 系 至 一个 适合的 逻辑 volt-
age 水平的 (也 v
SS
或者 v
DD
).
注释:
5.
多样的 供应:
这 电压 在 任何 输入 或者 i/o 管脚 不能 超过 这 电源 管脚 在 电源-向上. 电源 供应 sequencing 是 不 必需的.
6. unused 输入 必须 是 使保持 高 或者 低 至 阻止 它们 从 floating.
7. 所有 差别的 输出 terminals 是 terminated 和 120
/16 pf 作 显示 在
图示 4
.
8. 谈及 至 这 转变 的 非-反相的 输出.
9. 时间 必需的 为 这 整体的 pl 电路 至 获得 阶段 锁 的 它的 喂养 后面的 信号 至 它的 涉及 信号. 为 阶段 lock 规格 为 传播 延迟,
skew 和 jitter 参数 给 在 这 切换 特性 表格 是 不 适用.
直流 参数
[6]
:
TA=0
°
c 至 +70
°
C
参数 描述 情况 最小值 典型值 最大值 单位
V
IL
输入 低 电压 sdata, sclk 1.0 V
V
IH
输入 高 电压 2.2 V
V
IL
clkin 输入 低 电压
(sdr 模式, vdd_3.3v = 3.3v)
clkin, fbin_sdr
0.3 0.8 V
V
IL
clkin 输入 低 电压
(ddr 模式, vdd_2.5v = 2.5v)
clkin, fbin_ddr
0.3 0.7 V
V
IH
clkin 输入 高 电压
(sdr 模式, vdd_3.3v = 3.3v)
clkin, fbin_sdr 2.0 V
DD
+ 0.3 V
V
IH
clkin 输入 高 电压
(ddr 模式, vdd_2.5v = 2.5v)
clkin, fbin_ddr 1.7 V
DD
+ 0.3 V
I
OZ
高-阻抗 输出 电流 V
O
= 地 或者
V
O
= vdd
10 10 毫安
I
DDQ
动态 供应 电流
[7]
F
O
= 133 mhz 235 300 毫安
C
输入 管脚 电容 4pF
表格 5. 交流 参数 为 ddrt/c (0:5):
vdd_2.5v = 2.5v ±5%, avdd_3.3v = 3.3v ±5%, ta = 0
°
c 至 +70
°
C
参数 描述 情况 最小值 典型值 最大值 单位
fCLK 运行 时钟 频率 vdd_2.5v = 2.5v ±5% 99 170 MHz
tDCI 输入 时钟 职责 循环 45 55 %
tDCO 输出 时钟 职责 循环 47 50 53 %
tLOCK
[9]
最大 pll 锁 时间 1.5 ms
tr/tf 输出Clocks回转比率 20% 至 80% 的 vdd_2.5v 1.0 2.3 v/ns
tpzl, tpzh 输出 使能 时间
[8]
(所有 输出) 3 5 ns
tplz, tphz 输出 使不能运转 时间
[8]
(所有 输出) 3 5 ns
tHPJ half-时期 jitter @100 mhz 和 133 mhz 90 125 ps
tPHASE 阶段 错误 @133 mhz 200 ps
tSKEW 任何 输出 至 任何 输出 skew
[7]
150 ps
VOUT 输出 电压 摆动
[7]
1.1 V
DD
0.4 V
Vx 输出 越过 电压
[7]
(v
DD
/2)
0.2 V
DD
/2 (v
DD
/2) + 0.2 V
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com