CY28343
文档 #: 38-07369 rev. *a 页 7 的 10
注释:
10. 这 tskew 规格 是 仅有的 有效的 为 equal 加载 的 所有 输出 (30 pf lump-加载). 度量 是 acquired 在 1.5v f或者 3.3v 信号.
11. 这 测试 加载 是 30 pf lump-加载.
12. tr/tf 是 量过的 在 0.4v 至 2.4v.
差别的 参数 度量 信息
图示 1. 阶段 错误
表格 6. 交流 参数 为 sdram 输出:
vdd_3.3v = 2.5v ±5%, avdd_3.3v = 3.3v ±5%, ta = 0
°
c 至 +70
°
C
参数 描述 情况 最小值 典型值 最大值 单位
fCLK 运行 时钟 频率 vdd_3.3v = 3.3v ±5% 99 133 MHz
tDCI 输入 时钟 职责 循环 45 55 %
tLOCK
[9]
最大 pll 锁 时间 1.5 ms
tDCO 输出 时钟 职责 循环 100 mhz, 133 mhz 45 50 55 %
tr/tf
[10, 11,
12]
输出 clocks 回转 比率 0.4 1.6 ps
tpzl, tpzh 输出 使能 时间 (所有 输出) 3 5 ns
tplz, tphz 输出 使不能运转 时间 (所有 输出) 3 5 ns
tCCJ 循环-至-循环 jitter @133 mhz 90 200 ps
tPHASE 阶段 错误 @133 mhz 400 ps
tSKEW 任何 输出 至 任何 输出 skew
[11]
200 ps
VOUT 输出 电压 摆动
[11]
1.1 V
DD
–
0.4 V
Vx 输出 越过 电压
[11]
(v
DD
/2)
–
0.2 V
DD
/2 (v
DD
/2) + 0.2 V
t
(
∅
)
n+1
N
t
()
n
=
n
=
N
t
()
n
(N是 大 number of samples)
Σ
1
t
(
∅
)
n
ck_在
FBIN
1.25v/1.5v 1.25v
1.25v
∅
∅
1.25v/1.5v