首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:978506
 
资料名称:CY7C53120E4-40AI
 
文件大小: 228K
   
说明
 
介绍:
Neuron?? Chip Network Processor
 
 


: 点此下载
  浏览型号CY7C53120E4-40AI的Datasheet PDF文件第1页
1
浏览型号CY7C53120E4-40AI的Datasheet PDF文件第2页
2
浏览型号CY7C53120E4-40AI的Datasheet PDF文件第3页
3

4
浏览型号CY7C53120E4-40AI的Datasheet PDF文件第5页
5
浏览型号CY7C53120E4-40AI的Datasheet PDF文件第6页
6
浏览型号CY7C53120E4-40AI的Datasheet PDF文件第7页
7
浏览型号CY7C53120E4-40AI的Datasheet PDF文件第8页
8
浏览型号CY7C53120E4-40AI的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CY7C53150
CY7C53120
文档 #: 38-10001 rev. *d 页 4 的 12
记忆 用法
所有 neuron 碎片 需要 系统 firmware 至 是 呈现 当
它们 是 powered 向上. 在 这 情况 的 这 cy7c53120 家族,
这个 firmware 是 preprogrammed 在 这 工厂 在 一个 在-碎片
只读存储器. 在 这 情况 的 这 cy7c53150, 这 系统 firmware
必须 是 呈现 在 这 第一 16 kb 的 一个 止-碎片 nonvolatile
记忆 此类 作 flash, 非易失存储器, 可擦可编程只读存储器, 或者 nvram.
这些 设备 必须 是 编写程序 在 一个 设备 programmer
在之前 板 组装. 因为 这 系统 firmware imple-
ments 这 网络 协议, 它 不能 它自己 是 下载
在 这 网络.
为 这 cy7c53120 家族, 这 用户 应用 程序 是
贮存 在 在-碎片 flash 记忆. 它 将 是 编写程序 使用
一个 设备 programmer 在之前 板 组装, 或者 将 是
管脚 描述
管脚 名字 i/o 管脚函数
CY7C53150
tqfp-64 管脚 非.
CY7C53120xx
soic-32 管脚 非.
CY7C53120xx
tqfp-44 管脚 非.
CLK1 输入
振荡器 连接 或者 外部 时钟
输入
.
24 15 15
CLK2 输出
振荡器 连接
. leave 打开 当
外部 时钟 是 输入 至 clk1. 最大
的 一个 外部 加载.
23 14 14
重置
i/o (建造-在
拉-向上)
. 便条. 这
容许的 外部 电容 连接
至 这 重置 管脚 是 100 –1000 pf.
6140
维护
i/o (建造-在
Configurable
拉-向上)
维护 管脚 (起作用的 低)
. 可改变的
在 输入 和 输出 在 一个 76-hz 比率.
17 8 5
IO0–IO3 i/o
大 电流-下沉 capacity (20 毫安)
.
一般 i/o 端口. 这 输出 的 计时器/
计数器 1 将 是 routed 至 io0. 这 输出
的 计时器/计数器 2 将 是 routed 至 io1.
2, 3, 4, 5 7, 6, 5, 4 4, 3, 2, 43
IO4–IO7 i/o (建造-在
Configurable
拉-ups)
一般 i/o 端口
. 这 输入 至
计时器/计数器 1 将 是 获得 从 一个 的
io4–io7. 这 输入 至 计时器/计数器 2 将
是 获得 从 io4.
10, 11, 12, 13 3, 30, 29, 28 42, 36, 35, 32
IO8–IO10 i/o
一般 i/o 端口
. 将 是 使用 为 串行
交流 下面 firmware 控制.
14, 15, 16 27, 26, 24 31, 30, 27
D0–D7 i/o
双向的 记忆 数据 总线
. 43, 42, 38, 37,
36, 35, 34, 33
n/一个 n/一个
r/w
输出
读/写 控制 输出 为 外部
记忆
.
45 n/一个 n/一个
E
输出
使能 时钟 控制 输出 为 外部
记忆
.
46 n/一个 n/一个
A0–A15 输出
记忆 地址 输出 端口
. 64, 63, 62, 61, 60,
59, 58, 57, 56, 55,
54, 53, 52, 51, 50,
47
n/一个 n/一个
V
DD
输入
电源 输入 (5v nom)
. 所有 v
DD
管脚 必须
是 连接 一起 externally.
7, 20, 22, 26,
40, 41, 44
2, 11, 12,
18, 25, 32
9, 10, 19,
29, 38, 41
V
SS
输入
电源 输入 (0v, 地)
. 所有 v
SS
管脚 必须
是 连接 一起 externally.
8,19, 21, 25, 39 9, 13, 16, 23, 31 7,13, 16, 26, 37
Vpp 输入
在-电路 测试 模式 控制
. 如果 vpp 是 高
当 重置
是 asserted, 这 i/o, 地址
和 数据 buses 变为 hi-z.
9108
CP0–CP4 交流
网络
接口
双向的 端口 支承的 communi-
cations 在 三 模式
.
28, 29, 30, 31, 32 19, 20, 17, 21, 22 20, 21, 18, 24, 25
NC
非 连接
. 必须 不 是 连接 在 这
用户’s pc 板, 自从 它们 将 是
连接 内部的 至 这 碎片.
1, 18, 27, 48, 49 n/一个 1, 6, 11, 12, 17,
22, 23, 28, 33, 34,
39, 44
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com