CY7C9689
13
cy7c9689 hotlink 运作
Overview
这 cy7c9689 是 设计 至 move 并行的 数据 横过 两个都
短的 和 长 距离 和 minimal overhead 或者 host sys-
tem intervention. 这个 是 accomplished 用 converting 这 par-
allel characters 在 一个 串行 位-stream, transmitting 这些 se-
rial 位 在 高 速, 和 converting 这 received 串行 位
后面的 在 这 原来的 并行的 数据 format.
这 cy7c9689 提供 一个 大 特性 设置, 准许 它 至 是 使用
在 一个 宽 范围 的 host 系统. 一些 的 这 的 配置
选项 是
•
amd taxichip 4b/5b &放大; 5b/6b 兼容 encoder/解码器
•
amd taxichip 兼容 串行 link
•
amd taxichip 并行的 command 和 数据 i/o 总线
architecture
•
8-位 或者 10-位 character 大小
•
用户-definable 数据 小包装板盒 或者 框架 结构
•
二-octave 数据 比率 范围
•
异步的 (fifoed) 或者 同步的 数据 接口
•
embedded 或者 bypassable 先进先出 数据 存储
•
encoded 或者 非-encoded
•
multi-phy 能力
这个 flexibility 准许 这 cy7c9689 至 满足 这 数据 运输
needs 的 almost 任何 系统.
transmit 数据 path
transmit 数据 接口/transmit 数据 先进先出
这 transmit 数据 接口 至 这 host 系统 是 configurable
作 也 一个 异步的 缓冲 (fifoed) 并行的 接口
或者 作 一个 同步的 pipeline 寄存器. 这 总线 它自己 能 是
配置 为 运作 和 也 8-位 或者 10-位 character
widths.
当 配置 为 异步的 运作 (在哪里 这 host-
总线 接口 时钟 运作 异步的 至 这 串行 char-
acter 和 位 stream clocks), 这 host 接口 变为 那
的 一个 同步的 先进先出 clocked 用 txclk. 在 这个 configura-
tion 一个 内部的 256-character transmit 先进先出 是 使能 那
准许 这 host 接口 至 是 写 在 任何 比率 从 直流 至
50 mhz.
当 配置 为 同步的 运作, 这 transmit 在-
terface 是 clocked 用 refclk 和 运作 同步的 至
这 内部的 character 和 位-stream clocks. 这 输入 寄存器
能 是 写 在 也 1/10th 或者 1/12th 这 串行 位 比率. 这个
接口 能 是 clocked 在 向上 至 40 mhz 当 配置 为
8-位 数据 宽度, 和 向上 至 33 mhz 当 配置 为 10-位
数据 总线 宽度. 真实的 时钟 比率 取决于 在 数据 比率 作 好
作 rangesel 和 spdsel 逻辑 水平.
两个都 异步的 和 同步的 接口 行动
support 用户 控制 在 这 logical sense 的 这 先进先出 状态
flags. 全部 和 empty flags 在 两个都 这 传输者 和 接受者
能 是 起作用的 高 或者 起作用的 低. 这个 facilitates 接合
和 存在 控制 逻辑 或者 外部 fifos 和 minimal 或者 非
外部 glue 逻辑.
Encoder
数据 从 这 host 接口 或者 transmit 先进先出 是 next passed
至 一个 encoder 块. 这 cy7c9689 包含 两个都 4b/5b 和
5b/6b encoders 那 是 使用 至 改进 这 串行 运输
特性 的 这 数据. 为 那些 系统 那 包含 它们的
自己的 encoder 或者 scrambler, 这个 encoder 将 是 绕过.
serializer/线条 驱动器
这 数据 从 这 encoder 是 passed 至 一个 serializer. 这个 se-
rializer 运作 在 10 或者 12 时间 这 character 比率. 和 这
内部的 fifos 使能, refclk 能 run 在 1x, 2x, 或者 4x 这
character 比率. 和 这 fifos 绕过, refclk 能 oper-
ate 在 1x 或者 2x 这 character 比率. 这 serialized 数据 是 输出
在 nrzi format 从 二 pecl-兼容 差别的 线条 driv-
ers 配置 至 驱动 传递 线条 或者 视力的 modules.
receive 数据 接口
线条 接受者/deserializer/framer
串行 数据 是 received 在 一个 的 二 pecl-兼容 differ-
ential 线条 接受者. 这 数据 是 passed 至 两个都 一个 时钟 和
数据 恢复 阶段 锁 循环 (pll) 和 至 一个 deserializ-
er 那 converts nrzi 串行 数据 在 nrz 并行的 characters.
这 framer adjusts 这 boundaries 的 这些 characters 至
相一致 那些 的 这 原来的 transmitted characters.
解码器
这 并行的 characters 是 passed 通过 一个 一双 的 5b/4b 或者
6b/5b decoders 和 returned 至 它们的 原来的 表格. 为 sys-
tems 那 制造 使用 的 外部 解码 或者 descrambling, 这
解码器 将 是 绕过.
receive 数据 接口/receive 数据 先进先出
数据 从 这 解码器 是 passed 也 至 一个 同步的 re-
ceive 先进先出 或者 是 passed 直接地 至 这 输出 寄存器. 这
输出 寄存器 能 是 配置 为 也 8-位 character 或者
10-位 character 运作.
当 配置 为 一个 异步的 缓冲 (fifoed) 在-
terface, 这 数据 是 passed 通过 一个 256-character receive
先进先出 那 准许 数据 至 是 读 在 任何 比率 从 直流 至 50
14, 17,
35, 55,
62, 64
V
DD
电源 为 ttl i/o 信号 和 内部的 电路.
4,11,
13, 15,
26, 37,
38, 39,
52, 57,
63, 66
V
SS
地面 为 ttl i/o 信号 和 内部的 电路.
管脚 描述
(持续)
管脚 名字 i/o 特性 信号 描述
: 点此下载
