12
µ
pd780016y, 780018y
3.2 非-端口 管脚 (2/2)
低-顺序 地址 总线 在 外部 记忆 expansion.
高-顺序 地址 总线 在 外部 记忆 expansion.
外部 记忆 读 运作 strobe 信号 输出.
外部 记忆 写 运作 strobe 信号 输出.
wait 嵌入 在 外部 记忆 进入.
strobe 输出 这个 externally latches 这 地址 信息 输出 至
端口 4, 5 和 8 至 进入 外部 记忆.
一个/d 转换器 相似物 输入.
一个/d 转换器 涉及 电压 输入 (shared 和 相似物 电源 供应).
一个/d 转换器 地面 潜在的. 一样 潜在的 作 v
SS0
.
系统 重置 输入.
主要的 系统 时钟 振动 结晶 连接.
subsystem 时钟 振动 结晶 连接.
端口 块 积极的 电源 供应.
端口 块 地面 潜在的.
积极的 电源 供应 (除了 为 端口 和 相似物 blocks)
地面 潜在的 (除了 为 端口 和 相似物 blocks)
内部的 连接. 连接 直接地 至 v
SS0
.
函数
管脚 名字 i/o
a0 至 a7
a8 至 a15
RD
WR
WAIT
ASTB
ani0 至 ani7
AV
REF
AV
SS
重置
X1
X2
XT1
XT2
V
DD0
V
SS0
V
DD1
V
SS1
IC
Alternate
函数 管脚
输出
p80 至 p87
p50 至 p57
P64
P65
P66
P67
p10 至 p17
—
—
—
—
—
—
—
—
—
—
—
—
输出
输出
输入
输出
输入
输入
—
输入
输入
—
输入
—
—
—
—
—
—
之后
重置
输入
输入
输入
输入
输入
输入
—
—
—
—
—
输入
—
—
—
—
—
—