数据 薄板 s14452ej1v0ds00
15
µ
µµ
µ
PD72850A
3. 内部的 函数
3.1 link 接口
3.1.1 连接 方法
图示 3-1. phy/link 连接 方法
Link
PHY
µ
PD72850A
d0-d7
ctl0,ctl1
直接
LPS
LKON
SCLK
LREQ
便条
便条
夹紧 至 v
DD
提供 直接 连接 至 link.
夹紧 至 地 connects 通过 分开 屏障 至 link.
这 分开 屏障 连接 电路 是 描述 在
3.1.7 分开 屏障.
3.1.2 lps (link 电源 状态)
lps 是 一个 函数 至 监控 这 开关 状态 的 这 link 电源 供应. 之后 1.2
µ
秒 或者 更多, lps 是 低, 这
phy/link 是 重置 和 d 和 ctl 是 输出 低 (当 这 分开 屏障 是 hi-z). 之后 2.5
µ
秒 或者 更多, lps 是
低, moreover, 这 phy stops 这 供应 的 sclk 和 sclk 输出 低 (当 这 分开 屏障 是 hi-z).
3.1.3 lreq, ctl0,ctl1, 和 d0-d7 管脚
lreq : indicates 那 一个 要求 是 received 从 link.
ctl0,ctl1 : bi-directional 管脚 这个 控制 这 功能 在 这 phy/link 接口.
d0-d7 : bi-directional 管脚 这个 控制 这 数据 转移/receive 状态 信号, 和 这 速 代号
转移/receive 状态 信号.
3.1.4 sclk
49.152 mhz 时钟 有提供的 用 phy 为 这 phy/link 接口 同步.
: 点此下载
