1-6 dsp56002/d, rev. 3 MOTOROLA
信号/管脚 描述
pll 和 时钟
PINIT 输入 输入
pll initialization 源
—the 值 的 这个 信号 在 重置 定义
这 值 写 在 这 pll 使能 (pen) 位 在 这 pll 控制
寄存器.
如果 pinit 是 牵引的 高 在 重置, 这 pen 位 是 写 作 一个 1,
enabling 这 pll 和 造成 这 dsp 内部的 clocks 至 是 获得
从 这 pll vco.
如果 pinit 是 牵引的 低 在 重置, 这 pen 位 是 写 作 一个 0,
disabling 这 pll 和 造成 dsp 内部的 clocks 至 是 获得
从 这 时钟 连接 至 extal.
pen 是 写 仅有的 在 这 deassertion 的 重置
和; 因此, 这
值 的 pinit 是 ignored 之后 那 时间.
PLOCK 输出 indeter-
minate
阶段 和 频率 锁
—this 输出 是 发生 用 一个
内部的 阶段 探测器 电路. 这个 电路 驱动 这 输出 高
当:
• 这 pll 是 无能 (这 输出 时钟 是 extal 和 是
因此 在 阶段 和 它自己), 或者
• 这 pll 是 使能 和 是 锁 面向 这 恰当的 阶段
(为基础 在 这 ckp 值) 和 频率 的 extal.
这 电路 驱动 这 输出 低 (deasserted) whenever 这 pll 是
使能, 但是 有 不 锁 面向 这 恰当的 阶段 和 频率.
便条: plock 是 一个 可依靠的 指示信号 的 这 pll 锁 状态 仅有的 之后
这 碎片 有 exited 这 重置 状态. 在 硬件 重置,
这 plock 状态 是 决定 用 pinit 和 这 电流
pll 锁 情况.
表格 1-4
pll 和 时钟 信号 (持续)
信号
名字
信号
类型
状态
在
重置
信号 描述
: 点此下载
