altera 公司 13
acex 1k 可编程序的 逻辑 设备 家族 数据 薄板
开发
13
Tools
如果 需要, 所有 eabs 在 一个 设备 能 是 倾泻 至 表格 一个 单独的 内存
块. eabs 能 是 倾泻 至 表格 内存 blocks 的 向上 至 2,048 words
没有 impacting 定时. altera 软件 automatically 结合 eabs
至 满足 一个 设计者’s 内存 规格.
eabs 提供 有伸缩性的 选项 为 驱动 和 controlling 时钟 信号.
不同的 clocks 和 时钟 使能 能 是 使用 为 读 和 writing 至
这 eab. 寄存器 能 是 independently inserted 在 这 数据 输入, eab
输出, 写 地址, 写 使能 信号, 读 地址, 和 读 使能
信号. 这 global 信号 和 这 eab local interconnect 能 驱动
写-使能, 读-使能, 和 时钟-使能 信号. 这 global signals,
专心致志的 时钟 管脚, 和 eab local interconnect 能 驱动 这 eab 时钟
信号. 因为 这 les 驱动 这 eab local interconnect, 这 les 能
控制 写-使能, 读-使能, clear, 时钟, 和 clock-enable signals.
一个 eab 是 喂养 用 一个 行 interconnect 和 能 驱动 输出 至 行 和 column
interconnects. 各自 eab 输出 能 驱动 向上 至 二 行 途径 和 向上
至 二 column 途径; 这 unused 行 频道 能 是 驱动 用 其它
les. 这个 特性 增加 这 routing resources 有 为 eab
输出 (看计算数量 2和4). 这 column interconnect, 这个 是 调整
至 这 eab, 有 两次 作 许多 途径 作 其它 columns 在 这 设备.
逻辑 排列 块
一个 lab 组成 的 第八 les, 它们的 有关联的 carry 和 cascade chains,
lab 控制 信号, 和 这 lab local interconnect. 这 lab 提供
这 coarse-grained 结构 至 这 acex 1k architecture, facilitating
效率高的 routing 和 最佳的 设备 utilization 和 高 效能.
图示 7显示 这 acex 1k lab.
: 点此下载
