altera 公司 11
最大值 7000 可编程序的 逻辑 设备 家族 数据 薄板
各自 可编程序的 寄存器 能 是 clocked 在 三 不同的 模式:
■
用 一个 global 时钟 信号. 这个 模式 achieves 这 fastest 时钟-至-
输出 效能.
■
用 一个 global 时钟 信号 和 使能 用 一个 起作用的-高 时钟
使能. 这个 模式 提供 一个 使能 在 各自 flipflop 当 安静的
实现 这 快 时钟-至-输出 效能 的 这 global
时钟.
■
用 一个 排列 时钟 执行 和 一个 产品 期. 在 这个
模式, 这 flipflop 能 是 clocked 用 信号 从 buried
macrocells 或者 i/o 管脚.
在 epm7032, epm7064, 和 epm7096 设备, 这 global 时钟 信号
是 有 从 一个 专心致志的 时钟 管脚,
GCLK1
, 作 显示 在图示 1.
在 最大值 7000e 和 最大值 7000s 设备, 二 global 时钟 信号 是
有. 作 显示 在图示 2, 这些 global 时钟 信号 能 是 这
真实 或者 这 complement 的 也 的 这 global 时钟 管脚,
GCLK1
或者
GCLK2
.
各自 寄存器 也 支持 异步的 preset 和 clear 功能.
作 显示 在计算数量 3和4, 这 产品-期 选择 矩阵变换 allocates
产品 条款 至 控制 这些 行动. 虽然 这
产品-期-驱动 preset 和 clear 的 这 寄存器 是 起作用的 高,
起作用的-低 控制 能 是 得到 用 反相的 这 信号 在里面 这
逻辑 排列. 在 增加, 各自 寄存器 clear 函数 能 是
individually 驱动 用 这 起作用的-低 专心致志的 global clear 管脚
(
GCLRn
). 在之上 电源-向上, 各自 寄存器 在 这 设备 将 是 设置 至 一个
低 状态.
所有 最大值 7000e 和 最大值 7000s i/o 管脚 有 一个 快 输入 path 至 一个
macrocell 寄存器. 这个 专心致志的 path 准许 一个 信号 至 绕过 这
pia 和 combinatorial 逻辑 和 是 驱动 至 一个 输入 d flipflop 和
一个 极其 快 (2.5 ns) 输入 建制 时间.
expander 产品 条款
虽然 大多数 逻辑 功能 能 是 执行 和 这 five
产品 条款 有 在 各自 macrocell, 这 更多 complex 逻辑
功能 需要 额外的 产品 条款. 另一 macrocell 能
是 使用 至 供应 这 必需的 逻辑 resources; 不管怎样, 这
最大值 7000 architecture 也 准许 两个都 shareable 和 并行的
expander 产品 条款 (“expanders”) 那 提供 额外的
产品 条款 直接地 至 任何 macrocell 在 这 一样 lab. 这些
expanders 帮助 确保 那 逻辑 是 synthesized 和 这 fewest
可能 逻辑 resources 至 获得 这 fastest 可能 速.
: 点此下载
