HD66108
962
寄存器 列表
reg. 非.
reg. 寄存器 读/
数据 位 分派
CS RS 2 1 0 标识 名字 写 7 6 5 4 3 2 1 0 busy 时间 注释
1 — — — — — Invalid — —1
0 0 — — — AR 地址 R Busy STBY DISP 寄存器 非. 毫无
W
0 1 0 0 0 DRAM 显示 R D7 D6 D5 D4 D3 D2 D1 D0 8 clocks 最大值 2
记忆
W 3
01001XAR X R XAD 毫无
地址
W
1.5 clocks 最大值
01010YAR Y R YAD 毫无
地址
W
1.5 clocks 最大值
0 1 0 1 1 FCR 控制 R INC WLS PON ROS 职责 毫无
W
0 1 1 0 0 MDR 模式 R FFS DWS 毫无
W
0 1 1 0 1 CSR c 选择 R EOR CLN 毫无
W
0 1 1 1 0 — Invalid — —
0 1 1 1 1 — Invalid — —
注释: 1. shaded 位 是 invalid. writing 1 或者 0 至 invalid 位 做 不 影响 lsi 运作. 读
这些 位 returns 0.
2. dram 是 不 的确 一个 寄存器 但是 能 是 处理 作 一个.
3. 设置 这 wls 位 的 控制 寄存器 至 1 invalidates d7 和 d6 位 的 这 显示 记忆
寄存器.
4. dram 必须 不 是 写 至 或者 读 从 直到 一个 时间 时期 的 t
CL1
有 消逝 rewriting 这
职责 位 的 fcr 或者 这 ffs 位 的 mdr. t
CL1
能 是 得到 从 这 下列的 等式; 在
一般, 一个 时间 时期 的 1 ms 或者 更好 是 sufficient 如果 这 框架 频率 是 60–90 hz.
t
cl1 =
D2
Ni·f
CLK
(khz)
(ms) ................ 等式
d2 (职责 纠正 值): 192 (职责 = 1/32, 1/34, 或者 1/36)
128 (职责 = 1/48 或者 1/50)
96 (职责 = 1/64 或者 1/66)
ni (频率-分隔 比率 指定 用 这 模式 寄存器’s ffs 位):
2, 1, 1/2, 1/3, 1/4, 1/6, 或者 1/8
谈及 至 “6. 时钟 和 框架 频率.”
f
CLK
: 输入 时钟 频率 (khz)
: 点此下载
