843031AG
www.icst.com/产品/hiperclocks.html
rev. 一个 十一月 29, 2004
6
整体的
电路
系统, 公司
ICS843031
F
EMTO
C
LOCKS
™ c
RYSTAL
-
至
-
3.3v lvpecl c
锁
G
ENERATOR
初步的
一个
PPLICATION
I
NFORMATION
图示 1. c
RYSTAL
I
NPU
t i
NTERFACE
C
RYSTAL
I
NPUT
I
NTERFACE
这 ics843031 有 被 典型 和 18pf 并行的
resonant crystals. 这 电容 值, c1 和 c2, 显示 在
图示 1
在下 是 决定 使用 一个 26.04167mhz, 18pf
并行的 resonant 结晶 和 是 选择 至 降低 这 ppm
错误. 这 最佳的 c1 和 c2 值 能 是 slightly 调整
为 不同的 板 layouts.
X1
18pf 并行的 cry stal
C1
12p
XTAL_OU T
XTAL_I N
C2
12p
T
ERMINATION
为
3.3v lvpecl o
UTPUT
这 时钟 布局 topology 显示 在下 是 一个 典型 末端
为 lvpecl 输出. 这 二 不同的 layouts 提到 是
推荐 仅有的 作 指导原则.
fout 和 nfout 是 低 阻抗 追随着 输出 那
发生 ecl/lvpecl 兼容 输出. 因此, terminat-
ing 电阻器 (直流 电流 path 至 地面) 或者 电流 来源
必须 是 使用 为 符合实际. 这些 输出 是 设计 至
F
IGURE
2b. lvpecl o
UTPUT
T
ERMINATION
F
IGURE
2a. lvpecl o
UTPUT
T
ERMINATION
驱动 50
Ω
传递 线条.matched 阻抗 技巧
应当 是 使用 至 maximize 运行 频率 和 降低
信号 扭曲量.
计算数量 2a 和 2b
显示 二 不同的 layouts
这个 是 推荐 仅有的 作 指导原则. 其它 合适的 时钟
layouts 将 exist 和 它 将 是 推荐 那 这 板
designers simulate 至 保证 兼容性 横过 所有 打印
电路 和 时钟 组件 处理 变化.
V
CC
- 2v
50
Ω
50
Ω
RTT
Z
o
= 50
Ω
Z
o
= 50
Ω
FOUT
FIN
rtt = Z
o
1
((v
OH
+ v
OL
) / (v
CC
– 2)) – 2
3.3v
125
Ω
125
Ω
84
Ω
84
Ω
Z
o
= 50
Ω
Z
o
= 50
Ω
FOUT FIN
: 点此下载
