输入 从 vga 控制
这 vga 控制 输入 至 这
ICS90C65
是:
••
SELEN
这
ICS90C65
是 编写程序 至 发生 不同的 video
时钟 发生率 使用 这 输入 的 vsel0, vsel1, vsel2,
和 vsel3. 这 信号 vsel2 和 vsel3 将 是 有提供的
用 这 vga 控制 作 是 这 情况 在 western 数字的 imaging
vga 控制者. 这 输入 vsel0-1 是 latched 和 这
信号 selen. 这 selen 输入 应当 是 一个 起作用的 低
脉冲波. 这个 起作用的 低 脉冲波 是 发生 在 western 数字的
imaging vga 控制者 在 i/o 写 至 内部的 寄存器
3c2h.
便条: 仅有的 vsel0 和 vsel1 是 latched 和 信号 selen.
输出 至 vga 控制
这 输出 从 这
ICS90C65
至 这 vga 控制 是:
••
MCLK
••
VCLK
mclk 和 vclk 是 这 二 时钟 输出 至 这 vga
控制.
用户-definable 输入
这 用户 definable 输入 是:
••
EXTCLK
••
vlcke, mclke
••
mselo-2
••
vsel2, vsel3
••
PWRDN
extclk 是 一个 额外的 输入 那 将 是 内部 routed
至 这 vclk 输出. 这个 额外的 输入 是 有用的 为 支持-
ing 模式 那 需要 发生率 不 提供 用 这
ICS90C65
或者 为 使用 在 板 测试.
vclke 和 mclke 是 这 输出 使能 信号 为 vclk
和 mclk.当 低 这 各自的 输出 是 tristated.
msel0-2 是 这 记忆 时钟 (mclk) 选择 线条. ta-
ble 1-2 显示 如何 mclk 发生率 是 选择. 所有 信号
在 这个 组 有 内部的 拉-向上 电阻器.
vsel2 和 vsel3 是 video 时钟 (vclk) 选择 线条 那
能 选择 额外的 vclk 发生率. 看 表格 1-1.
vsel2 和 vsel3 有 内部的 拉-ups.
pwrdn 能 放置 这
ICS90C65
在 一个 电源-向下 模式
这个 drops 它的 供应 电流 必要条件 在下 1 microamp.
当 placed 在 这个 模式, 这 数字的 输入 将 是 也 高
或者 低 或者 floating 没有 造成 一个 增加 在 这
ICS90C65
供应 电流.
这
pwrdn 管脚 必须 是 低 (它 有 一个 内部的 拉-向下.)
在 顺序 至 放置 这 设备 在 它的 低 电源 状态. 这 输出
管脚 (vclk 和 mclk) 是 驱动 高 用 这
ICS90C65
当 它 是 在 它的 低 电源 状态.
如果 clki 是 正在 驱动 用 一个 外部 源, 它 将 是 驱动
低 或者 高 没有 一个 电源 penalty. 如果 clki 是 在 一个 interme-
diate 电压 (v
SS
+0.5 < v
在
<v
DD
-0.5), 那里 将 是 一个 小
增加 在 供应 电流. 如果 clki 是 驱动 在 14.318 mhz
当 这 碎片 是 在 电源-向下, 这
ICS90C65
供应 电流
将 增加 至 大概 1.2 毫安.
这 selen (管脚 6) 将 是 使用 至 守卫 相反 inadvertent
频率 改变 在 电源-向下/powerup sequences.
用 支持 这 selen 低 在 电源-向下 和 电源-向上
sequences, 这
ICS90C65
将 retain 这 大多数 recent video
频率 选择.
相似物 过滤
这 相似物 过滤 是 integral 至 这
ICS90C65
设备. 非
外部 组件 是 必需的. 这个 特性 减少 pc
板 空间 (所需的)东西 和 组件 costs. 阶段-jitter 是
减少 作 externally-发生 噪音 不能 容易地 影响
这 阶段-锁 循环 过滤.
系统 总线 输入
这 系统 总线 输入 是:
••
CLKI
••
VSEL0
••
VSEL1
这
ICS90C65
使用 这 系统 总线 14.318 mhz 时钟 作 一个
涉及 至 发生 所有 它的 发生率 为 两个都 video 和
记忆 clocks. 数据 线条 d2 和 d3 是 commonly 使用作
输入 至 vsel0 和 vsel1 为 video 频率 选择.
ICS90C65
3
: 点此下载
