13
ICS932S203
0601e—12/22/04
所有 3v66 clocks 是 至 是 在 阶段 和 各自 其它. 所有 66mhz_输出 clocks 是 至 是 在 阶段 和 各自 其它. 那里
是 非 阶段 relationship 在 这 3v66 clocks 和 这 66mhz_输出 和 pci clocks. 在 这 情况 在哪里 3v66_1
是 配置 作 48mhz vch 时钟, 那里 是 非 定义 阶段 relationship 在 3v66_1/vch 和 其它 3v66 clocks.
这 pci 组 应当 lag 3v66 用 这 标准 skew 描述 在下 作 tpci.
这 66mhz_在 至 66mhz_输出 延迟 是 显示 在 这 图示 在下 和 是 指定 至 是 在里面 一个 最小值 和 最大值
传播 值.
66mhz_在
66mhz_输出
pciclk_f
3V66
Tpd
Tpci
非 Relationship
缓冲 模式 - 3v66[0:1], 66mhz_在, 66mhz_out[0:2] 和 pci 阶段 relationship
组 skews 在 一般 转变 edges: (缓冲 模式)
组 标识 情况 最小值 典型值 最大值 单位
3V66 3V66 3v66 (1:0) 管脚 至 管脚 skew 0 500 ps
66MHz_输出 66OUT 66mhz_输出 (2:0) 管脚 to 管脚 skew 0 175 ps
PCI PCI PCI_f (2:0) 和 pCI(6:0) 管脚 至 管脚 skew 0 500 ps
66mhz_在 66mhz_输出 Tpd
propogation 延迟从 66mhz_在 至
66MHz_输出 (2:0)
2.5 4.5 ns
66MHz_输出 至 pci Tpci 66mhz_输出 (2:0) leads 33 mhzPCI 1.5 3.5 ns
1
Guaranteed 用design, 不100%tested 在 production.
: 点此下载
