Ω
管脚 号码 管脚 名字 类型 描述
1
FS2 在 latched 输入 为 频率 select2
1
REF1 输出 涉及 时钟 输出
2 REF0 输出 涉及 时钟 输出
3, 10, 17, 24, 31,
31, 37, 43
地 PWR 地面 (一般)
4X1 在
结晶 或者 涉及 输入, nominally 14.318 mhz. 包含
内部的 加载 cap 至 地 和 反馈 电阻 从 x2.
5 X2 输出 结晶 输出, 包含 内部的 加载 cap 至 地.
6, 20, n/c - 管脚 是 不 内部 连接
7, 15 VDD2 PWR 供应 为 pciclk_f, 和 pciclk (0:5)
8 pciclk_f 输出 自由 运动 pci 时钟
9, 11, 12, 13, 14, 16 pciclk (0:5) 输出 pci clocks
18 FS0 在 频率 选择 0 输入
1
19 FS1 在 频率 选择 1 输入
1
21 VDD4 PWR 供应 为 48mhz 和 24mhz clocks
22 48MHz 输出 48mhz 驱动器 输出 为 usb 时钟
23 24MHz 输出 24mhz 驱动器 输出 为 超级的 i/o 时钟
25, 28,34 VDD3 PWR 供应 为 sdram (0:7),
26, 27, 29, 30,
32, 33, 35, 36
sdram (0:7) 输出 sdrams 时钟 在 cpu 速
38, 39, 41, 42 cpuclk (0:3) 输出 cpuclk 时钟 输出, powered 用 vddl
40, 46 VDDL PWR 供应 为 cpuclk (0:3) &放大; ioapic
44 PD# 在
电源 向下 stops 所有 clocks 低 和 使不能运转 振荡器 和
内部的 vco’s.
2
45 IOAPIC 输出 ioapic 时钟 输出, powered 用 vddl 在 结晶 频率
47 REF2 输出 涉及 时钟 输出.
48 VDD1 PWR 供应 为 ref (0:2), x1, x2
: 点此下载
