ics9248-55
管脚 描述
符合实际 CPU
pci,
pci_f
REF IOAPIC
48 mhz
选择
Tristate hi - z hi - z hi - z hi - z hi - z
Testmode TCLK/2
1
tclk/6
1
TCLK
1
TCLK
1
tclk/2
1
展开 spectrum Modulated
2
Modulated
2
14.318mhz 14.318mhz 48.0mhz
管脚 号码 管脚 名字 类型 描述
1, 2 ref0, ref1 输出 14.318mhz 时钟 输出
3 GND1 PWR 地面 为 ref 输出
4X1IN
xtal_在 14.318mhz 结晶 输入, 有 内部的 33pf
加载 cap 和 喂养 后面的 电阻 从 x2
5 X2 输出 xtal_输出 结晶 输出, 有 内部的 加载 cap 33pf
6, 12, 18 GND2 PWR 地面 为 pci 输出
7 pciclk_f 输出 自由 运动 pci 输出
8, 10, 11, 13, 14, 16, 17 pciclk (0:6) 输出 pci 时钟 输出. ttl 兼容 3.3v
9, 15 VDD2 PWR 电源 为 pciclk 输出, nominally 3.3v
19, 33 VDD PWR 分开的 电源 为 核心, nominally 3.3v
20, 32 地 PWR 分开的 地面 为 核心
21 VDD3 PWR 电源 为 48mhz 输出, nominally 3.3v
22, 23 48mhz (0:1) 输出 48mhz 输出
24 GND3 PWR 地面 为 48mhz 输出
25, 26, 27 fs (0:2) 在 频率 选择 管脚
28 SPREAD# 在 使能 展开 spectrum 特性 当 低
29 PD# 在 powers 向下 碎片, 起作用的 低
30 cpu_stop# 在 halts cpu clocks 在 逻辑 "0" 水平的 当 低
31 pci_stop# 在 halts pci 总线 在 逻辑 "0" 水平的 当 低
37, 41 VDDL2 PWR 电源 为 cpu 输出, nominally 2.5v
34, 38 GNDL2 PWR 地面 为 cpu 输出.
35, 36, 39, 40 cpuclk (3:0) 输出 cpu 和 host 时钟 输出 @ 2.5v
42 n/c - 不 内部 连接
43 GNDL1 PWR 地面 为 ioapic 输出
44, 45 ioapic (0:1) 输出 ioapic 输出 (14.318mhz) @ 2.5v
46 VDDL1 PWR 电源 为 ioapic 输出, nominally 2.5v
47
ss_sel 在
±.25% 展开 spectrum 选择 在 电源 向上.
逻辑 0 为 downspread
逻辑 1 为 centerspread
REF2 输出 14.318mhz 时钟 输出
48 VDD1 PWR 供应 为 ref (0:2), x1, x2, 名义上的 3.3v
FS2 FS1 FS0 cpu mhz pci mhz
0 0 0 133 33.25
0 0 1 83.3 41.65
010 75 37.5
0 1 1 66.6 33.3
1 0 0 124 41.33
1 0 1 133 44.3
1 1 0 112 37.3
1 1 1 100 33.3
: 点此下载
