ics9248-134
管脚 描述
这 i
cs9248-134
是 一个 主要的 时钟 synthesizer 碎片 为 pentium ii 为基础 系统 使用 rambus 接口 drams. 这个 碎片
提供 所有 这 clocks 必需的 为 此类 一个 系统 当 使用 和 一个 直接 rambus 时钟 发生器(drcg) 碎片 此类 作 这
ics9212-01.
展开 spectrum 将 是 使能 用 驱动 这 spread# 管脚 起作用的. 展开 spectrum 典型地 减少 系统 emi 用 8db
至 10db. 这个 使简化 emi 资格 没有 resorting 至 板 设计 iterations 或者 costly 防护. 这
ics9248-134
雇用 一个 专卖的 关闭 循环 设计, 这个 tightly 控制 这 percentage 的 spreading 在 处理 和 温度
变化.
这 cpu/2 clocks 是 输入 至 这 drcg.
一般 描述
管脚 号码 管脚 名字 类型 描述
1, 7, 13, 19, 25, 31,
36, 41, 45
GND PWR Ground 管脚
2 REF0 输出 14.318mhz 涉及 时钟 输出 在 3.3v
REF1 OUT 14.318mHz 涉及 时钟 输出 在 3.3v
sel24_48 在 逻辑 输入 至 选择 24 或者 48mhz 为 管脚 26 输出
4, 10, 16, 23,
28, 35
VDD PWR 电源 管脚 3.3v
5 X1 在 Xtal_在14.318mhz 结晶 输入
6 X2 OUT XTAl_oUt crystal 输出
pciclk_f 输出
自由 运动 pci 时钟 在 3.3v. 同步的 至 cpu clocks. 不
影响 b
y这 pci_stop# 在put.
FS0 在 逻辑 - input 为 频率 selection
PCICLK0 OUT pci 时钟 输出 在 3.3v. 同步的 至 cpu clocks.
FS1 在 逻辑 - input 为 频率 selection
PCICLK1 OUT pci 时钟 输出 在 3.3v. 同步的 至 cpu clocks.
FS2 在 逻辑 - input 为 频率 selection
PCICLK2 OUT pci 时钟 输出 在 3.3v. 同步的 至 cpu clocks.
FS3 在 逻辑 - input 为 频率 selection
14, 15, 17, 18, 20,
21, 22
pciclk (9:3) OUT pci 时钟 输出 在 3.3v. 同步的 至 cpu clocks.
24 PD# 在
这个 作ynchronous 输入 powersdown 这 碎片 when 驱动
起作用的(低). 这 内部的 pLLs是 disabled 和 所有 这 输出 clocks
是 使保持 在 一个 低state.
26 24_48mhz 输出
24 或者 48mhz 输出 可选择的 用
sel24_48# (0=48mhz 1=24mhz)
48MHz 输出 fixed 48mhz 时钟 输出. 3.3v
FS4 在 逻辑 - input 为 频率 selection
29 SCLK 在
时钟 在
put 的 i
2
c 在放
30 SDATA i/o
数据
p在 为 i
2
c circuitry5v tolerant
32, 33, 34 3v66 (2:0) 输出
3.3v 时钟 输出. 这些 输出 是 stopped when cpu_stop#
是驱动 起作用的..
37, 38, 40 cpuclk (2:0) 输出 host 总线 时钟 输出 在 2.5v.
42 cpu/2 输出 2.5v 时钟 输出 在 1/2 cpu频率.
39, 43, 48 VDDL PWR 电源 管脚 为 这 cpu, cpu/2 &放大; ioapic clocks. 2.5v
44, 46, 47 ioapic (2:0) 输出 ioapic clocks 在 2.5v. 同步的 和 cpuclks.
27
12
3
8
9
11
: 点此下载
