2
整体的
电路
系统, 公司
ICS932S208
0743d—07/07/04
管脚 描述
管脚 # 管脚 名字 管脚 类型 描述
1 REF0 输出 14.318 mhz 涉及 时钟.
2 REF1 输出 14.318 mhz 涉及 时钟.
3 VDDREF PWR ref, xtal
power supply, 名义上的 3.3v
4X1 在 Cr
ystal 在put, nominally 14.318mhz.
5 X2 输出 Cr
ystal 输出put, nominally14.318mhz
6 地 PWR 地面
p在.
7 pciclk_f0 输出 自由 runnin
gpci 时钟 不 影响 bypci_stop# .
8 pciclk_f1 输出 自由 runnin
gpci 时钟 不 影响 bypci_stop# .
9 pciclk_f2 输出 自由 runnin
gpci 时钟 不 影响 bypci_stop# .
10 VDDPCI PWR 电源 su
pply为 pci clocks, 名义上的 3.3v
11 地 PWR 地面
p在.
12 PCICLK0 输出 pci 时钟 输出
put.
13 PCICLK1 输出 pci 时钟 输出
put.
14 PCICLK2 输出 pci 时钟 输出
put.
15 PCICLK3 输出 pci 时钟 输出
put.
16 VDDPCI PWR 电源 su
pply为 pci clocks, 名义上的 3.3v
17 地 PWR 地面
p在.
18 PCICLK4 输出 pci 时钟 输出
put.
19 PCICLK5 输出 pci 时钟 输出
put.
20 PCICLK6 输出 pci 时钟 输出
put.
21 PD# 在
异步的 起作用的 低 输入 管脚 使用 至 电源 向下 这 设备 在 一个
低 电源 状态. 这 内部的 clocks 是 无能 和 这 vco 和 这
结晶 是 stopped. 这 latency 的这 电源 向下 将 不 是 更好
比 1.8ms. 内部的
拉-向上的 150k 名义上的.
22 3v66_0 输出 3.3v 66.66mhz 时钟 输出
put
23 3v66_1 输出 3.3v 66.66mhz 时钟 输出
put
24 VDD3V66 PWR 电源
p在 为 这 3v66 clocks.
25 地 PWR 地面
p在.
26 3v66_2 输出 3.3v 66.66mhz 时钟 输出
put
27 3v66_3 输出 3.3v 66.66mhz 时钟 输出
put
28 SCLK 在 时钟 管脚 的 i2c 电路系统 5v tolerant