6.42
idt7133sa/la, idt7143sa/la
高-速 2k x 16 双-端口 内存 军队, 工业的 和 商业的 温度 范围
11
注释:
1. r/
W
或者
CE
必须 是 高 在 所有 地址 transitions.
2. 一个 写 occurs 在 这 overlap (t
EW
或者 t
WP
) 的 一个
CE
= v
IL
和 一个 r/
W
= v
IL
.
3. t
WR
是 量过的 从 这 早期 的
CE
或者 r/
W
going 高 至 这 终止 的 这 写 循环.
4. 在 这个 时期, 这 i/o 管脚 是 在 这 输出 状态, 和 输入 信号 必须 不 是 应用.
5. 如果 这
CE
低 转变 occurs 同时发生地 和 或者 之后 这 r/
W
低 转变, 这 输出 仍然是 在 这 高-阻抗 状态.
6. 定时 取决于 在 这个 使能 信号 (
CE
或者 r/
W
) 是 asserted last.
7. 定时 取决于 在 这个 使能 信号 是 de-asserted 第一,
CE
或者
OE
.
8. 如果
OE
是 低 在 一个 r/
W
控制 写 循环, 这 写 脉冲波 宽度 必须 是 这 大 的 t
WP
或者 (t
WZ
+ t
DW
) 至 准许 这 i/o 驱动器 至 转变 止 和 数据 至 是 放置
在 这 总线 为 这 必需的 t
DW
. 如果
OE
是 高 在 一个 r/
W
控制 写 循环, 这个 必要条件 做 不 应用 和 这 写 脉冲波 能 是 作 短的 作 这
指定 t
WP
.
9. r/
W
为 也 upper 或者 更小的 字节.
CE
W
CE
2746 drw 09
t
AW
t
作
t
WR
t
DW
数据
在
地址
t
WC
r/
W
t
WP
t
DH
数据
输出
t
WZ
(7)
(4)
(2)
t
OW
OE
(9)
t
LZ
(7)
t
HZ
(6)
(3)
(4)
(7)
t
HZ
CE
2746 drw 10
t
AW
t
作
t
WR
t
DW
数据
在
地址
t
WC
r/
W
t
EW
t
DH
(9)
(6)
(2)