1998 六月 10 2
飞利浦 半导体 产品 规格
双 jk flip-flop 和 设置 和 重置;
负的-边缘 触发
74hc/hct112
特性
•
异步的 设置 和 重置
•
输出 能力: 标准
•
I
CC
类别: flip-flops
一般 描述
这 74hc/hct112 是 高-速 si-门 cmos 设备
和 是 管脚 兼容 和 低 电源 肖特基 ttl
(lsttl). 它们 是 指定 在 遵从 和 电子元件工业联合会
标准 非. 7a.
这 74hc/hct112 是 双 负的-边缘 triggered
jk-类型 flip-flops featuring 单独的 nj, nk, 时钟 (n
cp),
设置 (ns
D
) 和 重置 (nr
D
) 输入.
这 设置 和 重置 输入, 当 低, 设置 或者 重置 这
输出 作 显示 在 这 函数 表格 regardless 的 这
水平 在 这 其它 输入.
一个 高 水平的 在 这 时钟 (n
cp) 输入 使能 这 nj 和
nk 输入 和 数据 将 是 accepted. 这 nj 和 nk 输入
控制 这 状态 改变 的 这 flip-flops 作 显示 在 这
函数 表格. 这 nj 和 nk 输入 必须 是 稳固的 一个
设置-向上 时间 较早的 至 这 高-至-低 时钟 转变 为
predictable 运作.
输出 状态 改变 是 initiated 用 这 高-至-低
转变 的 ncp.
施密特-触发 action 在 这 时钟 输入 制造 这 电路
高级地 tolerant 至 slower 时钟 上升 和 下降 时间.
快 涉及 数据
地 = 0 v; t
amb
=25
°
c; t
r
=t
f
= 6 ns
注释
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
µ
w):
P
D
=C
PD
×
V
CC
2
×
f
i
+∑
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz
f
o
= 输出 频率 在 mhz
∑
(c
L
×
V
CC
2
×
f
o
) = 总 的 输出
C
L
= 输出 加载 电容 在 pf
V
CC
= 供应 电压 在 v
2. 为 hc 这 情况 是 v
I
= 地 至 v
CC
为 hct 这 情况 是 v
I
= 地 至 v
CC
−
1.5 v
标识 参数 情况
典型
单位
HC HCT
t
PHL
/ t
PLH
传播 延迟 C
L
= 15 pf; v
CC
=5 v
n
cp 至 nq, nQ 1719ns
n
S
D
至 nq, nQ 1515ns
n
R
D
至 nq, nQ 1819ns
f
最大值
最大 时钟 频率 66 70 MHz
C
I
输入 电容 3.5 3.5 pF
C
PD
电源 消耗 电容 每 flip-flop 注释 1 和 2 27 30 pF
: 点此下载
