5
txena,
txenb,
txenc,
TXEND
I transmit 使能 一个-d. (txenx
) 这 处理 频道 选择 为 th是 使能 将 force 一个 频道 完全齐平
(conditioned 用 控制 文字 0x0c, bit 2), clear 这 数据 rams, 和 更新 这选择 配置 寄存器 在之上
assertion. 非 额外的 requests for 串行 数据 将 是 制造 当 txenx
是 deasserted, unless conditioned 用
控制 文字 0x0c, 位 3. 这 极性 的 txenx
是 可编程序的. optionally, txenx能 是 内部 发生
和 一个 可编程序的 职责 循环.二 不同的 可编程序的 txenx
循环 能 是 programmed 和 toggled
在 为基础 在 programmed 循环 长度.看 控制 文字 0x0c, 位 11 和表格 43 为 additional 详细信息.
upda, updb,
updc, updd
I 更新 一个-d. (updx
) 这 处理 频道 选择 为 这个 输入 updates 这 选择 配置 寄存器, 如果
这 有关联的 更新 掩饰 位 是 设置. 这 极性 的 updx
是 可编程序的.
SYNCO O 同步 输出. 这 处理 的 多样的isl5217 设备 能 是 同步hronized 通过 软件 用
连接 这 synco 的 这 主控 isl5217 设备 至 一个 updx
管脚 的 这 isl5217 slaves. 这 极性 的 synco
是 可编程序的.
modulated 数据 (80)
iout(19:0) O 输出 数据 总线 一个 (19:0). 输出 总线 一个 包含 这 数字的 modulated quc 输出 样本 从 输出
summer/formatter 1. 这 样本 是 updated 在 这 rising 边缘 的 这 clk. 位 <19> 是 这 msb.
qout(19:0) O 输出 数据 总线 b (19:0). 这 输出 总线 contains 这 数字的 modulated quc输出 样本 从 输出
summer/formatter 2. 这 样本 是 updated 在 这 rising 边缘 的 这 clk. 位 <19> 是 这 msb.
iin(19:0) i/o i cascade 在 (19:0) 或者 输出 总线 c. 双 functi在 i/o 总线. 这 总线 是 配置 为 输入 当 这 输出 模式
是 cascade 在. 这 总线 是 配置为 输出 为 所有 其它 输出 模式.
i cascade 在. 输入 总线 准许 多样的 部分 至 是 cascaded 用 routing 这 数字的 modulated 信号 i cas 输出,
(总线 一个), 从 一个 quc 在 输出 summer/formatter 1 的一个 第二 quc. i cas 在 (19:0) 是 在 2’s complement
format 和 是 抽样 在 这 rising 边缘 的 clk. 位<19> 是 这 msb.
输出 数据 总线 c. 这 输出 总线 包含 这 数字的 modulated quc 输出 样本 从 输出
summer/formatter 3. 这 样本 是 updated 在 这 rising 边缘 的 这 clk. 位 <19> 是 这 msb.
qin(19:0) i/o q cascade 在 (19:0) 或者 输出 数据 总线 d. 双函数 i/o 总线. 这 总线 是 配置 为 输入 当 这 输出
模式 是 cascade 在. 这 总线 是 配置 为 输出 为 所有 其它 输出 模式.
q cascade 在. 输入 总线 准许 多样的 部分 至 是 cascaded 用 routing 这 数字的modulated 信号 q cas 输出,
(总线 b), 从 一个 quc 在 输出 summer/formatter 2 的 一个 第二 quc. q cas 在 (19:0) 是 在 2’s complement
format 和 是 抽样 在 这 rising 边缘 的 clk. 位<19> 是 这 msb.
输出 数据 总线 d. 这 输出 总线 包含 这 数字的 modulated quc 输出 样本 从 输出
summer/formatter 4. 这 样本 是 updated 在 这 rising 边缘 的 这 clk. 位 <19> 是 这 msb.
ISTRB O i 数据 strobe. (起作用的 高). 使用 在 这 muxed i/q mode.当 asserted, 这 输出 数据 buses 包含 有效的 i 数据.
jtag 测试 进入 端口
TMS I jtag 测试 模式 选择. 内部 牵引的 向上.
TDI I jtag 测试 数据 在. 内部 牵引的 向上.
TCK I jtag 测试 时钟.
TRST
I jtag 测试 重置 (起作用的 低). 内部的ly 牵引的-向上. 这个 管脚 应当 是 驱动 用 这 jtag 逻辑 至 获得 一个 tap
控制 重置, 或者 如果 jtag 是 不使用, 这个 管脚 应当 是 系 至地面 为 正常的 运作. 作 推荐
在 这 1149.1 标准 必备资料 这 trst
测试 管脚 应当 是 制造 起作用的 soon 之后 电源-向上 至 保证
一个 知道 状态 在里面 这 tap 逻辑 在 这 isl5217. 这个避免 潜在的 损坏 预定的 至 信号 contention 在 这
电路’s 输入 和 输出.
TDO O jtag 测试 数据 输出.
管脚 描述 (所有 signals 是 起作用的 高除非 否则 陈述)
(持续)
名字 类型 描述
ISL5217
: 点此下载
