6
函数的 描述
这 isl5217 四方形 可编程序的 upconverter (qpuc)
变换器ts 数字的 baseband 数据 在 modulated 或者 频率
translated 数字的 样本. 这 qpuc 能 是 配置 至
create 任何 quadrature 振幅 变换-keyed (qask) 数据
modulated 信号, 包含 qpsk, bpsk, 和 m-ary qam.
这 qpuc 能 也 是 配置 至 create 两个都 shaped
和 unfiltered fm 信号. 一个 最小 的 16 位 的 决议
是 maintained 全部地 这 内部的 处理.
这 qpuc 是 配置 通过 这 微处理器 数据 总线,
使用 这 一个<6:0> 地址 总线, p<15:0> 数据 总线, rd
, wr
和 cs
控制 信号. 配置 数据 那 是 承载 通过
这个 总线 包含 这 单独的 频道’s 48-位 样本 比率
nco 中心 频率, 这 32-位 运输车 nco 中心
频率, 这 设备 调制format, 增益 控制, 输入
模式 控制, 重置 控制 和 同步 控制. 这 i 和 q
baseband 途径 各自 有一个 256 tap fir 过滤 谁的
coefficients 和 配置 是 也 编写程序 通过 这
µ
p 接口. similarly, 这 控制 信号 为 这 i 和 q
频道 interpolation 过滤 是 编写程序 通过 这
µ
P
接口. discussion 在 这 下列的 sections 运用 这
寄存器 定义 为 频道 0. 途径 1-3 是 similarly
配置 在 一致 和 这 表格 10 记忆 编排.
数据 输入
这 i/q 样本 pairs 能 是 输入 serially 通过 1 的 4
串行 接口 或者 在 并行的 通过 这
µ
p addressable
寄存器 作 显示 在 图示 1.
串行
这 串行 模式 准许 这 设备 至 变换 这 i 和 q 样本
serially 在 这 先进先出 支持 寄存器. 这 串行 输入 format
是 选择 当 串行 控制 (0x11, 位 15) 是 高. 这 串行
接口 是 三-线 接口 控制 用 这 频道. 这
串行 时钟 和 框架 strobe 是 驱动 用 这 频道 至 时钟
这 串行 数据 从 这 源 在 这 串行 数据 端口. 这
串行 时钟 能 运作 在 这 时钟 比率, 在 一个 分隔 时钟 比率,
或者 是 驱动 在 32x 这 样本 时钟 比率. 串行 控制 (0x11,
位 13:8) 配置 这 串行 时钟. 在 这 32x 模式, 后面的 至
后面的 16-位 串行 transfers 能 出现 用 设置 控制 文字
(0x17, 位 14:13) 两个都 高. 这 串行 处理 begins 和 这
第一 串行 时钟 之后 这 星t 的 一个 样本 时钟. 这 框架
strobe 是 asserted 为 一个 串行 时钟 和 开始 这 i 和 q
时间 slot counters. 这 txenx
管脚 或者 主要的 控制 (0x0c, 位 0)
s/w tx 使能 必须 是 asserted 至 使能 这 框架 strobe
输出. 额外的 requests 为 串行 数据, 和 txenx
de-
asserted, 是 控制 用 位 3 的 控制 文字 0x0c. 这 串行
接口 将 是 编写程序 至 是 依赖 或者 独立
的 txenx
控制. 这 i 和 q 时间 slot counters, 编写程序
通过 0x12, 位 9:0 和 0x13, 位 9:0, 控制 这 持续时间 的
这 串行 至 并行的 转换 的 这 串行 数据 输入. 这
counters 是 承载 至 计数 这 号码 的 串行 clocks 从
这 框架 strobe 至 变换 在 这 last 数据 位 的 那 样本. 这
时间 slot counters 是 10-位 至 准许 多样的 途径 至
share 一个 一般 串行 数据 输入. 这 msb 是 总是 shifted
第一, 但是 这 顺序 的 这 i 和 q 串行 数据 是 有伸缩性的 预定的 至 这
variability 的 这 时间 slot counters. 这 received 串行 文字 是
msb justified 较早的 至 加载 在 这 先进先出 支持 寄存器
为基础 在 这 串行 文字 长度, programed 通过 串行
控制 (0x11, 位 3:2) 至 4, 8, 12, 或者 16 bits.
虽然 各自 频道 有 控制 的 一个 串行 接口 它 将
选择 串行 数据 从 一个 的 这 其它 接口. 串行
控制 (0x11, 位 1:0) 选择1 的 4 串行 数据 端口 为 这
频道. 这 串行 数据 转移 format 是 显示 在 图示 2.
这 能力 至 选择 这 串行输入 源 准许 多样的
qpucs 至 share 一个 单独的 微处理器 接口 和 它们的
处理 同步 through 这 主控 qpuc synco
正在 系 至 这 从动装置 设备 updx
. 相反地, 多样的
图示 1. 单独的 频道 数据 输入 path
4:1 mux
SDB
SDC
SDD
SDA
2:1 mux
0x11, 1:0
串行 至
并行的
0x13, 9:0
0x12, 9:0
2:1 mux
q 样本 (15:0)
i 样本 (15:0)
0x1, 15:0
0x0, 15:0
p<15:0>
一个<6:0>
0x11, 15
频道
µ
p 接口
0x11, 3:2
并行的
图示 2. 串行 数据 转移
UPDX
TXENX
FSRBX
SDX
SCLKX
INACTIVE
don’t 小心
q<msb>
q<lsb>
i<msb>
i<lsb>
ISL5217
: 点此下载
