6
fn9144.4
六月 6, 2005
isen1, isen2 (管脚 7, 22)
这些 管脚 是 使用 至 监控 这 电压 漏出 横过 这
更小的 场效应晶体管 为 电流 反馈 和 overcurrent
保护. 为 准确的 电流发现 这些 输入 能 是
连接 至 这 optional 电流 sense 电阻器 放置 在
序列 和 这 源 的 这 更小的 mosfets.
en1, en2 (管脚 8, 21)
这些 管脚 使能 运作 的 这 各自的 转换器
当 高. 当 两个都 管脚 是 低, 这 碎片 是 无能 和
仅有的 低 泄漏 电流 是 带去 从 vcc 和 vin. en1 和
en2 能 是 使用 independently 至 使能 也 频道 1
或者 频道 2, 各自.
vsen1, vsen2 (管脚 10, 19)
这些 管脚 是 连接 至 这 resistive dividers 那 设置
这 desired 输出 电压.这 pgood, uvp, 和 ovp
电路 使用 这个 信号 至 report 输出 电压 状态.
ocset1 (管脚 11)
这个 管脚 是 一个 缓冲 0.9v 内部的 涉及 电压. 一个
电阻 从 这个 管脚 至 地面 sets 这 overcurrent
门槛 为 这 第一 控制.
soft1, soft2 (管脚 12, 17)
这些 管脚 提供 软-开始 函数 为 它们的 各自的
控制者. 当 这 碎片 是使能, 这 管制 5µa
拉-向上 电流 源 charges这 电容 连接 从
这 管脚 至 地面. 这 输出 voltage 的 这 转换器 跟随
这 ramping 电压 在 这 软 管脚 在 这 软-开始
处理 和 这 软 管脚 电压 作 涉及. 当 这
软 管脚 电压 是 高等级的 比 0.9v, 这 错误 放大器 将
使用 这 内部的 0.9v 涉及 至 regulate 输出 电压.
在 这 事件 的 欠压 和 overcurrent 关闭, 这
软-开始 管脚 是 牵引的 向下 通过 一个 2k
Ω
电阻 至 地面
至 释放 这 软-开始 电容.
ddr (管脚 13)
当 这 ddr 管脚 是 低, 这 碎片 能 是 使用 作 一个 双
切换器 控制. 这 输出电压 的 这 二 途径
能 是 编写程序 independently 用 vsenx 管脚 电阻
dividers. 这 pwm 信号 的 频道 1 和 频道 2 将
是 同步 180 degrees 输出-的-阶段.
当 这 ddr 管脚 是 高, 这 碎片 transforms 在 一个
完全 ddr 记忆 解决方案. 这 ocset2 管脚 变为
一个 输入 通过 一个 电阻 分隔物 追踪 至 vddq/2. 这
pg2/ref 管脚 变为 这 输出的 这 vddq/2 缓冲
电压. 这 vddq/2 电压 是 也 使用 作 这 涉及
至 这 错误 放大器 用 这 第二 频道. 这 频道
阶段-变换 同步 是 决定 用 这 vin 管脚
当 ddr = 1 作 描述 在 vin (管脚 14) 在下.
vin (管脚 14)
这个 管脚 有 多样的 功能.当 连接 至 这 输入
电压, 它 提供 一个 喂养-向前 输入 至 这 振荡器 为
这 拒绝 的 输入 电压 variation. 这 ramp 的 这 pwm
比较器 是 均衡的 至 这 电压 在 这个 管脚 (看
表格 1 和 表格 2 为 详细信息). 当 这 ddr 管脚 是 高 (在
这 ddr 应用) 和 当 这 vin 管脚 电压 是 系 至
5v, 它 commands 90° 输出-的-阶段 频道 同步,
和 这 第二 频道 lagging 这 第一 频道, 至 减少
inter-频道 干扰. 当 这 ddr 管脚 是 高 (在 这
ddr 应用) 和 当 这 vin 管脚 电压 是 系 至
地面, 它 commands 在-阶段 频道 同步.
pg1 (管脚 15)
pgood1 是 一个 打开 流 输出 使用 至 表明 这 状态
的 这 输出 电压. 这个管脚 是 牵引的 低 当 这 第一
频道 输出 是 输出 的 ±11% 的 这 设置 值.
pg2/ref (管脚 16)
这个 管脚 有 一个 翻倍 函数, 取决于 在 这 模式 的
运作.
当 这 碎片 是 使用 作 一个 双 频道 pwm 控制
(ddr= 0), 这 管脚 提供 一个打开 流 pgood2 函数
为 这 第二 频道 这 一样 方法 作 pg1. 这 管脚 是
牵引的 低 当 这 第二 频道 输出 是 输出 的 ±11% 的
这 设置 值.
在 ddr 模式 (ddr = 1), 这个 管脚 是 这 输出 的 这 缓存区
放大器 那 takes vddq/2 电压 应用 至 ocset2 管脚
从 这 电阻 分隔物.
它 能 源 一个 典型 10ma 电流.
ocset2 (管脚 18)
在 一个 双 频道 应用 和 ddr = 0, 一个 电阻 从
这个 管脚 至 地面 sets 这 overcurrent 门槛 为 这
第二 频道 控制. 它的 电压 是 这 缓冲 内部的
0.9v 涉及.
在 这 ddr 应用 和 ddr = 1, 这个 管脚 connects 至 这
中心 要点 的 一个 电阻 分隔物 追踪 这 vddq/2. 这个
电压 是 然后 缓冲 用 一个 放大器 电压 追随着 和
sent 至 这 pg2/ref 管脚. 它 sets 这 涉及 电压 的
频道 2 为 它的 规章制度.
vcc (管脚 28)
vcc 提供 这 偏差 供应 for 这 isl6539. 这 供应 至
vcc 应当 是 locally 绕过 使用 一个 陶瓷的 电容.
典型 应用
计算数量 1 和 2 显示 这 应用 电路 的 一个 双
频道 直流/直流 转换器.
这 电源 供应 在 图示 1 提供 +v2.5 和 +v1.8
电压 为 记忆 和 这 graphics 接口 chipset 从
一个 5.0–15vdc 输入 栏杆.
图示 2 illustrates 这 应用 电路 为 一个 ddr 记忆
电源 解决方案. 这 电源 供应 显示 在 图示 2
发生 +2.5v vddq 电压. 这 +1.25v vtt
末端 电压 轨道 vddq/2 和 是 获得 从
+2.5v vddq. 至 完全这 ddr 记忆 电源
(所需的)东西, 这 +1.25v reference 电压 是 提供
通过 这 pg2 管脚. 在 这个 应用 电路 显示, 二
输出 220µf 电容 是 使用 在 这 输出.
ISL6539
: 点此下载
