lattice 半导体 ispmach 4000v/b/c/z 家族 数据 薄板
4
图示 2. generic 逻辑 块
和 排列
这 可编程序的 和 排列 组成 的 36 输入 和 83 输出 产品 条款. 这 36 输入 从 这 grp 是
使用 至 表格 72 线条 在 这 和 排列 (真实 和 complement 的 这 输入). 各自 线条 在 这 排列 能 是 con-
nected 至 任何 的 这 83 输出 产品 条款 通过 一个 连线的-和. 各自 的 这 80 逻辑 产品 条款 喂养 这 逻辑
allocator 和 这 remaining 三 控制 产品 条款 feeding 这 shared pt 时钟, shared pt initialization 和
shared pt oe. 这 shared pt 时钟 和 shared pt initialization 信号 能 optionally 是 inverted 在之前 正在
喂养 至 这 macrocells.
每 设置 的
fi
ve 产品 条款 从 这 80 逻辑 产品 条款 形式 一个 产品 期 cluster 开始 和 pt0.
那里 是 一个 产品 期 cluster 为 每 macrocell 在 这 glb. 图示 3 是 一个 graphical 描述 的 这 和
排列.
逻辑 allocator
36 输入
从 grp
16 macrocells
至 orp
至 grp
至
产品 期
输出 使能
分享
1+OE
16 mc 反馈 信号
时钟
发生器
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
CLK0
CLK1
CLK2
CLK3
1+OE
和 排列
36 输入,
83 产品 条款