1.0 函数的 描述
这 基本 阶段-锁-循环 (pll) 配置 组成 的 一个
高-稳固 结晶 涉及 振荡器, 一个 频率 synthe-
sizer 此类 作 这 国家的 半导体 lmx2323, 一个 volt-
age 控制 振荡器 (vco), 和 一个 被动的 循环 过滤. 这
频率 synthesizer 包含 一个 阶段 探测器, 电流
模式 承担 打气, 作 好 作 可编程序的 涉及 [R]
和 反馈 [N] 频率 dividers. 这 VCO 频率 是
established 用 dividing 这 结晶 涉及 信号 向下 通过
这 R 计数器 至 获得 一个 频率 那 sets 这 comparison
频率. 这个 涉及 信号, f
r
, 是 然后 提交 至 这
输入 的 一个 阶段/频率 探测器 和 对照的 和 一个-
其它 信号, f
p
, 这 反馈 信号, 这个 是 得到 用
dividing 这 VCO 频率 向下 用 方法 的 这 N 计数器.
这 阶段/频率 detector’s 电流 源 输出
打气 承担 在 这 循环 过滤, 这个 然后 converts 这
承担 在 这 VCO’s 控制 电压. 这 阶段/频率
comparator’s 函数 是 至 调整 这 电压 提交 至
这 VCO 直到 这 反馈 signal’s 频率 (和 阶段)
相一致 那 的 这 涉及 信号. 当 这个 “phase-locked”
情况 exists, 这 RF VCO’s 频率 将 是 N 时间 那
的 这 comparison 频率, 在哪里 N 是 这 分隔物 比率.
1.1 振荡器
这 涉及 振荡器 频率 为 这 PLL 是 提供 用
一个 外部 涉及 TCXO 通过 这 OSC
在
管脚. OSC
在
块 能 运作 至 40 mhz. 这 输入 有 一个 V
CC
/2 输入
门槛 和 能 是 驱动 从 一个 外部 CMOS 或者 TTL
逻辑 门.
1.2 涉及 分隔物 (r 计数器)
这 R 计数器 是 clocked 通过 这 振荡器 块. 这
最大 输入 频率 是 40 MHz 和 这 最大
输出 频率 是 10 mhz. 这 R 计数器 是 一个 10-位
CMOS 二进制的 计数器 和 一个 分隔 范围 从 2 至 1,023.
看 程序编制 描述 2.2.1.
1.3 可编程序的 分隔物 (n 计数器)
这 N 计数器 是 clocked 用 这 小 信号 f
在
输入. 这
LMX2323 RF N 计数器 是 一个 15-位 integer 分隔物. 这 N
计数器 是 配置 作 一个 5-位 一个 计数器 和 一个 10-位 B
计数器, offering 一个 持续的 integer 分隔 范围 从 992
至 32,767. 这 LMX2323 是 有能力 的 运行 从
100 MHz 至 2.0 GHz 和 一个 32/33 预分频器.
1.3.1 预分频器
这 RF 输入 至 这 预分频器 组成 的 这 f
在
和 f
INB
管脚
这个 是 这 complimentary 输入 的 一个 差别的 一双
放大器. 这 差别的 f
在
配置 能 运作 至
2 ghz. 这 输入 缓存区 驱动 这 N counter’s ECL d-类型
flip-flops 在 一个 双 modulus 配置. 这 LMX2323 有
一个 32/33 预分频器 比率. 这 预分频器 clocks 这 subsequent
CMOS flip-flop chain comprising 这 全部地 可编程序的 一个
和 B counters.
1.4 阶段/频率 探测器
这 阶段/频率 探测器 是 驱动 从 这 N 和 R
计数器 输出. 这 最大 频率 在 这 阶段 de-
tector 输入 是 10 mhz. 这 阶段 探测器 输出 控制
这 承担 pumps. 这 极性 的 这 打气-向上 或者 打气-
向下 控制 是 编写程序 使用 pd_pol, 取决于 在
whether RF VCO 特性 是 积极的 或者 负的
(看 程序编制 描述 2.2.2). 这 阶段 探测器
也 receives 一个 反馈 信号 从 这 承担 打气, 在
顺序 至 eliminate dead zone.
1.5 承担 打气
这 阶段 detector’s 电流 源 输出 pumps 承担
在 一个 外部 循环 过滤, 这个 然后 converts 这 承担
在 这 VCO’s 控制 电压. 这 承担 pumps steer 这
承担 打气 输出, CP
o
,tov
P
(打气-向上) 或者 地面
(打气-向下). 当 锁, CP
o
是 primarily 在 一个 触发-状态
模式 和 小 纠正. 这 RF 承担 打气 输出
电流 巨大 是 设置 至 4.0 毫安. 这 承担 打气 输出
能 也 是 使用 至 输出 分隔物 信号 作 详细地 在
部分 2.2.3.
1.6 MICROWIRE 串行 接口
这 可编程序的 功能 是 accessed 通过 这
MICROWIRE 串行 接口. 这 接口 是 制造 的 三
功能: 时钟, 数据 和 获得 使能 (le). 串行 数据 为
这 各种各样的 counters 是 clocked 在 从 数据 在 这 rising
边缘 的 时钟, 在 这 18-位 变换 寄存器. 数据 是 entered
MSB 第一. 这 last 位 decodes 这 内部的 寄存器 地址.
在 这 rising 边缘 的 le, 数据 贮存 在 这 变换 寄存器 是
承载 在 一个 的 这 二 适合的 latches (选择 用
地址 位). 一个 完全 程序编制 描述 是 在-
cluded 在 这 下列的 sections.
1.7 锁 发现 输出
一个 数字的 filtered 锁 发现 函数 是 包含 通过 一个
内部的 数字的 过滤 至 生产 一个 CMOS 逻辑 输出 avail-
能 在 这 LD 输出 管脚 如果 选择. 这 锁 发现 输出
是 高 当 这 错误 在 这 阶段 探测器 输入 是
较少 比 15 ns 为 five consecutive comparison 循环. 这
锁 发现 输出 是 低 当 这 错误 在 这 阶段
探测器 输入 是 更多 比 30 ns 为 一个 comparison 循环.
一个 打开 流, 相似物 锁 发现 状态 发生 从 这
阶段 探测器 是 也 有 在 这 LD 输出 管脚, 如果
选择. 这 相似物 锁 发现 输出 变得 高 当 这
承担 打气 是 inactive. 它 变得 低 当 这 承担 打气
是 起作用的 在 一个 comparison 循环. 当 这 PLL 是 在
电源 向下 模式, 这 LD 输出 是 总是 高.
1.8 电源 控制
这 PLL 能 是 电源 控制 在 二 方法. 这 第一
方法 是 用 设置 这 CE 管脚 低. 这个 asynchronously
powers 向下 这 PLL 和 触发-states 这 承担 打气
输出, regardless 的 这 PWDN 位 状态. 这 第二
方法 是 用 程序编制 通过 microwire, 当
keeping 这 CE 高. 程序编制 这 PWDN 位 在 这 N
寄存器 高 (ce = 高) 将 使不能运转 这 N 计数器 和
de-偏差 这 f
在
输入 (至 一个 高 阻抗 状态). 这 R
计数器 符合实际 也 变为 无能. 这 涉及
振荡器 块 powers 向下 当 这 电源 向下 位 是
asserted. 这 OSC
在
管脚 reverts 至 一个 高 阻抗 状态
当 这个 情况 exists. 电源 向下 forces 这 承担
打气 和 阶段 比较器 逻辑 至 一个 触发-状态 情况.
一个 电源 向下 计数器 重置 函数 resets 两个都 N 和 R
counters. 在之上 powering 向上 这 N 计数器 重新开始 计数-
ing 在 “close” 排成直线 和 这 R 计数器 (这 最大
错误 是 一个 预分频器 循环). 这 MICROWIRE 控制 reg-
ister 仍然是 起作用的 和 有能力 的 加载 和 闭锁 在
数据 在 所有 的 这 电源 向下 模式.
LMX2323
www.国家的.com 6