1.0 函数的 描述
(持续)
1.3 PRESCALERS
这 complimentary f
在
和 f
INB
输入 驱动 一个 差别的-一双 放大器 这个 feeds 至 这 各自的 预分频器. 这 主要的 PLL
complementary f
在
1 和 f
在
1b 输入 能 是 驱动 differentially, 或者 这 负的 输入 能 是 交流 结合 至 地面 通过 一个
外部 电容 为 单独的 结束 配置. 这 Auxiliary PLL 有 这 complimentary 输入 交流 结合 至 地面 通过
一个 内部的 10 pF 电容. 这 Auxilllary PLL complimentary 输入 是 不 brought 输出 至 一个 管脚, 和 是 将 为 单独的 结束
配置 仅有的. 这 LMX237X 有 一个 双 modulus 预分频器 和 2 可选择的 modulo. 为 PLL’s 评估 在 2.5 GHz 或者 2.0 GHz
一个 32/33 或者 16/17 预分频器 是 有. 为 PLL’s 评估 在 1.2 GHz 一个 16/17 或者 8/9 能 是 选择. 两个都 主要的 和 Auxiliary pres-
calers’ 输出 驱动 这 subsequent CMOS flip-flop chain comprising 这 可编程序的 N 反馈 counters. 这 恰当的 pres-
caler 值 必须 是 选择 至 在 顺序 不 至 超过 这 最大 CMOS 频率. 为 f
在
>
1.2 ghz, 这 32/33 预分频器 必须
是 选择, similarly 为 f
在
>
550 mhz, 这 预分频器 值 必须 是 在 least 16/17, 和 为 f
在
<
550 mhz, 一个 8/9 预分频器 值
是 容许的.
1.4 反馈 DIVIDERS (n-counters)
这 主要的 和 Auxiliary n-counters 是 clocked 用 这 输出 的 主要的 和 Aux prescalers 各自. 这 n-计数器 是 composed
的 一个 13-位 integer 分隔物 和 一个 5-位 swallow 计数器. Selecting 一个 32/33 预分频器 提供 一个 最小 持续的 分隔物 范围
从 992 至 262,143 当 selecting 一个 16/17 或者 8/9 预分频器 值 准许 为 持续的 分隔物 值 在 和 240 至
131,087 和 56 至 65,559 各自.
1.5 阶段/频率 DETECTORS
这 阶段/频率 detectors 是 驱动 从 它们的 各自的 n- 和 r-计数器 输出. 这 最大 频率 在 这 阶段
探测器 输入 是 10 MHz 除非 限制 用 这 最小 持续的 分隔 比率 的 这 双-modulus 预分频器. 这 阶段 de-
tector 输出 控制 这 承担 打气. 这 极性 的 这 打气-向上 或者 打气-向下 控制 是 编写程序 使用
主要的_pd_pol
或者
aux_pd_pol
, 取决于 在 whether 主要的 或者 Auxiliary VCO 特性 是 积极的 或者 负的. 这 阶段 探测器 也
receives 一个 反馈 信号 从 这 承担 打气 在 顺序 至 eliminate dead zone.
1.6 承担 PUMPS
这 阶段 detector’s 电流 源 输出 pumps 承担 在 一个 外部 循环 过滤, 这个 然后 integrates 在 这 VCO’s 控制
电压. 这 承担 打气 steers 这 承担 打气 输出 CP
o
至 V
P
(打气-向上) 或者 地面 (打气-向下). 当 锁, CP
o
是
primarily 在 一个 触发-状态 模式 和 小 纠正. 这 承担 打气 输出 电流 巨大 能 是 选择 作 1.0 毫安 或者
4.0 毫安 用 程序编制 这
主要的_icp
o
_4x
或者
aux_icp
o
_4x
位.
1.7 MICROWIRE 串行 接口
这 可编程序的 寄存器 设置 是 accessed 通过 这 Microwire 串行 接口. 这 接口 是 包括 的 三 信号 管脚:
时钟, 数据 和 加载 使能 (le). 这 供应 为 这 MICROWIRE 电路系统 是 独立的 从 这 rest 的 这 IC 至 准许 为 控制
电压 向下 至 1.8v. 串行 数据 是 clocked 在 这 22-位 变换 寄存器 在之上 这 rising 边缘 的 时钟. 这 MSB 位 的 数据 shifts
第一. 这 last 二 位 decode 这 内部的 寄存器 地址. 在 这 rising 边缘 的 le, 数据 贮存 在 这 变换 寄存器 是 承载 在
一个 的 这 四 latches 符合 至 这 地址 位. 这 synthesizer 能 是 编写程序 甚至 在 电源 向下 状态. 一个 完全
程序编制 描述 是 followed 在 部分 2.0.
1.8 MULTIFUNCTION 输出
这 lmx2370/lmx2371/lmx2372 FoLD 输出 管脚 能 是 配置 作 这 FastLock 输出 或者 CMOS 编写程序 输出,
相似物 锁 发现 作 好 作 表明 这 内部的 块 状态 此类 作 这 计数器 输出.
1.8.1 锁 发现 输出
一个 相似物 锁 发现 状态 发生 从 这 阶段 探测器 是 有 在 这 fo/ld 输出 管脚, 如果 选择. 这 锁 发现
输出 变得 高 当 这 承担 打气 是 inactive. 它 变得 低 当 这 承担 打气 是 起作用的 在 一个 comparison 循环. 这
锁 发现 信号 输出 是 一个 打开 流 配置. 当 一个 PLL 是 在 电源 向下 模式, 这 各自的 锁 发现 输出
是 总是 高.
1.8.2 FastLock 输出
当 配置 作 FastLock 模式, 这 电流 能 是 增加 4x 当 维持 循环 稳固 用 synchronously 切换
一个 并行的 循环 过滤 电阻 至 地面, 结果 在 一个
z
2x 改变 在 循环 带宽. 这 零 增益 转型 要点 的 这 打开
循环 增益, 或者 这 循环 带宽 是 effectively shifted 向上 在 频率 用 一个 因素 的
√
4 = 2 在 FastLock 模式. 为
ω
’=2
ω
,
这 阶段 余裕 在 FastLock 将 也 仍然是 常量. 这 承担 打气 电流 是 编写程序 通过 MICROWIRE 接口.
当 这 承担 打气 电路 receives 一个 输入 至 deliver 4 时间 这 正常的 电流 每 单位 阶段 错误, 一个 打开 流 NMOS
在 碎片 设备 (fold) switches 在 一个 第二 电阻 元素 至 地面. 这 用户 calculates 这 循环 过滤 组件 值 为
这 正常的 稳步的 状态 仔细考虑. 这 设备 配置 确保 那 作 长 作 一个 第二 电阻 equal 至 这 primary
电阻 值 是 连线的 在 appropriately, 这 循环 将 锁 faster 没有 任何 额外的 稳固 仔细考虑 至 账户 为.
1.9 电源 控制
各自 PLL 是 individually 电源 控制 用 设备 电源-向下 (
PWDN
) 位. 这
主要的_pwdn
和
aux_pwdn
位 决定
这 状态 的 电源 控制. 触发 的 任何 PLL 电源-向下 情况 结果 在 这 disabling 的 这 各自的 n-计数器 和
de-偏置 的 它的 各自的 f
在
输入 (至 一个 高 阻抗 状态). 这 r-计数器 符合实际 也 变为 无能 下面 这个
情况.
www.国家的.com 6
: 点此下载
