飞利浦 半导体
lpc2104/2105/2106
单独的-碎片 32-位 微控制器
产品 数据 rev. 04 — 05 二月 2004 12 的 32
9397 750 12792
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
vectored irqs 有 这 middle priority. 十六 的 这 中断 requests 能 是
assigned 至 这个 类别. 任何 的 这 中断 requests 能 是 assigned 至 任何 的 这
16 vectored IRQ slots, among 这个 slot 0 有 这 最高的 priority 和 slot 15 有 这
最低.
非-vectored irqs 有 这 最低 priority.
这 vic 结合 这 requests 从 所有 这 vectored 和 非-vectored irqs 至
生产 这 irq 信号 至 这 arm 处理器. 这 irq 维护 routine 能 开始 用
读 一个 寄存器 从 这 vic 和 jumping 那里. 如果 任何 的 这 vectored irqs 是
requesting, 这 vic 提供 这 地址 的 这 最高的-priority requesting irqs
维护 routine, 否则 它 提供 这 地址 的 一个 default routine 那 是 shared 用
所有 这 非-vectored irqs. 这 default routine 能 读 另一 vic 寄存器 至 看
what irqs 是 起作用的.
6.5.1 中断 来源
Ta bl e 4 lists 这 中断 来源 为 各自 附带的 函数. 各自 附带的 设备
有 一个 中断 线条 连接 至 这 vectored 中断 控制, 但是 将 有
一些 内部的 中断 flags. 单独的 中断 flags 将 也 代表 更多 比
一个 中断 源.
表格 4: 中断 来源
块 标记(s) vic 频道 #
WDT 看门狗 中断 (wdint) 0
- 保留 为 软件 中断 仅有的 1
arm 核心 embedded ice, dbgcommrx 2
arm 核心 embedded ice, dbgcommtx 3
计时器 0 相一致 0 - 3 (mr0, mr1, mr2, mr3)
俘获 0 - 3 (cr0, cr1, cr2, cr3)
4
计时器 1 相一致 0 - 3 (mr0, mr1, mr2, mr3)
俘获 0 - 3 (cr0, cr1, cr2, cr3)
5
uart 0 rx 线条 状态 (rls)
transmit 支持 寄存器 empty (thre)
rx 数据 有 (rda)
character 时间-输出 指示信号 (cti)
6
uart 1 rx 线条 状态 (rls)
transmit 支持 寄存器 empty (thre)
rx 数据 有 (rda)
character 时间-输出 指示信号 (cti)
modem 状态 中断 (msi)
7
PWM0 相一致 0 - 6 (mr0, mr1, mr2, mr3, mr4, mr5, mr6) 8
I
2
C si (状态 改变) 9
SPI spif, modf 10
- 保留 11
PLL pll 锁 (plock) 12
RTC rtccif (计数器 increment), rtcalf (alarm) 13
: 点此下载
