首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1002276
 
资料名称:LTC1657LIGN
 
文件大小: 157K
   
说明
 
介绍:
Parallel 16-Bit Rail-to-Rail Micropower DAC
 
 


: 点此下载
  浏览型号LTC1657LIGN的Datasheet PDF文件第3页
3
浏览型号LTC1657LIGN的Datasheet PDF文件第4页
4
浏览型号LTC1657LIGN的Datasheet PDF文件第5页
5
浏览型号LTC1657LIGN的Datasheet PDF文件第6页
6

7
浏览型号LTC1657LIGN的Datasheet PDF文件第8页
8
浏览型号LTC1657LIGN的Datasheet PDF文件第9页
9
浏览型号LTC1657LIGN的Datasheet PDF文件第10页
10
浏览型号LTC1657LIGN的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
7
LTC1657L
使用 或者 这 电阻 ladder 能 是 驱动 用 一个 外部
源 在 乘以 产品. 这 外部 涉及
或者 源 必须 是 有能力 的 驱动 这 16k (最小)
dac ladder 阻抗.
内部的 涉及 输出 电压 噪音 谱的 密度
能 是 减少 和 一个 绕过 电容 至 地面. (便条:
这 涉及 做 不 需要 一个 绕过 电容 至
地面 为 名义上的 运作.) 当 bypassing 这 谈及-
ence, 一个 小 值 电阻 在 序列 和 这 电容 是
推荐 至 帮助 减少 peaking 在 这 输出. 一个
10
电阻 在 序列 和 一个 4.7
µ
f 电容 是 最佳的
为 减少 涉及 发生 噪音. 内部的 涉及
输出 噪音 在 1khz 是 典型地 80nv/
hz.
这 高 和 低 终止 的 这 dac ladder 电阻 string
(refhi 和 reflo, 各自) 是 不 连接 inter-
nally 在 这个 部分. 典型地, refhi 将 是 连接 至
refout 和 reflo 将 是 连接 至 地. x1/x2
连接 至 地 将 给 这 ltc1657l 一个 全部-规模
输出 摆动 的 2.5v.
也 的 这些 管脚 能 是 驱动 向上 至 v
CC
– 1.5v 当
使用 这 缓存区 在 这 增益-的-1 配置. 这 resis-
tor string 管脚 能 是 驱动 至 v
CC
/2 当 这 缓存区 是 在
这 增益 的 2 配置. 这 阻抗 在 这些
二 管脚 是 典型地 30k (16k 最小值).
电压 输出
这 输出 缓存区 为 这 ltc1657l 能 是 配置 为
二 不同的 增益 settings. 用 tying 这 x1/x2 管脚 至 地,
这 增益 是 设置 至 2. 用 tying 这 x1/x2 管脚 至 v
输出
, 这 增益
是 设置 至 统一体.
这 ltc1657l 栏杆-至-栏杆 缓冲 输出 能 源 或者
下沉 5ma 至 在里面 500mv 的 这 积极的 供应 电压
或者 地面 在 房间 温度. 这 输出 平台 是
配备 和 一个 deglitcher 那 结果 在 一个 midscale glitch
impulse 的 8nv • s. 这 输出 swings 至 在里面 一个 few
millivolts 的 也 供应 栏杆 当 unloaded 和 有 一个
相等的 输出 阻抗 的 40
当 驱动 一个 加载 至
这 围栏.
并行的 接口
这 数据 在 这 输入 的 这 dac 是 写 在 这 dac’s
输入 寄存器 当 碎片 选择 (cslsb 和/或者 csmsb)
和 wr 是 在 一个 逻辑 低. 这 数据 那 是 写 在 这
输入 寄存器 将 取决于 在 这个 的 这 碎片 选择
是 在 一个 逻辑 低 (看 数字的 接口 真实 表格). 如果 wr
和 cslsb 是 两个都 低 和 csmsb 是 高, 然后 仅有的
数据 在 这 第八 lsbs (d0 至 d7) 是 写 在 这 输入
寄存器. similarly, 如果 wr 和 csmsb 是 两个都 低 和
cslsb 是 高, 然后 仅有的 数据 在 这 第八msbs (d8 至
d15) 是 写 在 这 输入 寄存器. 数据 是 写 在
两个都 这 least 重大的 数据 位 (d0 至 d7) 和 这 大多数
重大的 位 (d8 至 d15) 在 这 一样 时间 如果 wr, cslsb
和 csmsb 是 低. 如果 wr 是 高 或者 两个都 csmsb 和
cslsb 是 高, 然后 非 数据 是 写 在 这 输入
寄存器.
once 数据 是 写 在 这 输入 寄存器, 它 能 是
写 在 这 dac 寄存器. 这个 将 更新 这 相似物
电压 输出 的 这 dac. 这 dac 寄存器 是 写 用
一个 逻辑 低 在 ldac. 这 数据 在 这 dac 寄存器 将 是
使保持 当 ldac 是 高.
当 wr, cslsb, csmsb 和 ldac 是 所有 低, 这
寄存器 是 transparent 和 数据 在 管脚 d0 至 d15 flows
直接地 在 这 dac 寄存器.
为 一个 8-位 数据 总线 连接, 系 这 msb 字节 数据
管脚 至 它们的 相应的 lsb 字节 管脚 (d15 至 d7, d14
至 d6, 等).
电源-在 重置
这 ltc1657l 有 一个 内部的 电源-在 重置 那 resets
所有 内部的 寄存器 至 0’s 在 电源-向上 (相等的 至 这
clr 管脚 函数).
涉及
这 ltc1657l 包含 一个 内部的 1.25v 涉及, giv-
ing 这 ltc1657l 一个 全部-规模 范围 的 2.5v 在 这 增益-的-
2 配置. 这 onboard 涉及 在 这 ltc1657l 是
不 内部 连接 至 这 dac’s 涉及 电阻
string 但是 是 提供 在 一个 调整 管脚 为 flexibility.
因为 这 内部的 涉及 是 不 内部 连接
至 这 dac 电阻 ladder, 一个 外部 涉及 能 是
OPERATION
U
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com