6
LTC1451
ltc1452/ltc1453
地:
地面.
ref:
这 输出 的 这 内部的 涉及 和 这 输入
至 这 dac 电阻 ladder. 一个 外部 涉及 和
电压 向上 至 v
CC
/2 将 是 使用 为 这 ltc1452.
V
输出
:
这 缓冲 dac 输出.
V
CC
:
这 积极的 供应 输入. 4.5v
≤
V
CC
≤
5.5v
(ltc1451), 2.7
≤
V
CC
≤
5.5v (ltc1452/ltc1453). re-
quires 一个 绕过 电容 至 地面.
clk:
这 ttl 水平的 输入 为 这 串行 接口 时钟.
D
在
:
这 ttl 水平的 输入 为 这 串行 接口 数据. 数据
在 这 d
在
管脚 是 latched 在 这 变换 寄存器 在 这 rising
边缘 的 这 串行 时钟.
cs/ld:
这 ttl 水平的 输入 为 这 串行 接口 使能
和 加载 控制. 当 cs/ld 是 低 这 clk 信号 是
使能, 所以 这 数据 能 是 clocked 在. 当 cs/ld 是
牵引的 高, 数据 是 承载 从 这 变换 寄存器 在 这
dac 寄存器, updating 这 dac 输出.
D
输出
:
这 输出 的 这 变换 寄存器 这个 变为
有效的 在 这 rising 边缘 的 这 串行 时钟.
B11
MSB
B10
t
1
t
9
B1
t
6
B0
LSB
B11
电流 文字
t
7
t
2
t
4
t
3
t
8
CLK
D
在
D
输出
cs/ld
t
5
1451/2/3 td
B0
previous 文字
B11
previous 文字
B10
B1
B0
DAC
寄存器
LD
+
–
涉及
ltc1451: 2.048v
ltc1453: 1.22v
12-位
变换
寄存器
电源-在
重置
11451/2/3 bd
CLK
1
D
在
2
D
输出
4
V
输出
7
REF
6
地
5
V
CC
8
3
cs/ld
12-位 dac
UU
U
pi fu ctio s
块 diagra
W
德州仪器 ig diagra
UWW
: 点此下载
