m48t35, m48t35y
4/18
这 时钟 locations 包含 这 年, month, 日期,
日, 小时, 分钟, 和 第二 在 24 小时 bcd 为-
mat. 纠正 为 28, 29 (leap 年), 30, 和 31
日 months 是 制造 automatically. 字节 7ff8h
是 这 时钟 控制 寄存器. 这个 字节 控制 用户
进入 至 这 时钟 信息 和 也 stores 这
时钟 校准 设置.
这 第八 时钟 字节 是 不 这 真实的 时钟
counters themselves; 它们 是 记忆 locations
consisting 的 biport 读/写 记忆 cells.
这 m48t35/35y 包含 一个 时钟 控制 电路
这个 updates 这 时钟 字节 和 电流 infor-
mation once 每 第二. 这 信息 能 是
accessed 用 这 用户 在 这 一样 manner 作 任何
其它 location 在 这 静态的 记忆 排列.
这 m48t35/35y 也 有 它的 自己的 电源-失败 de-
tect 电路. 这 控制 电路系统 constantly moni-
tors 这 单独的 5v 供应 为 一个 输出 的 容忍
情况. 当 v
CC
是 输出 的 容忍, 这 电路
写 保护 这 sram, 供应 一个 高 程度
的 数据 安全 在 这 midst 的 unpredictable sys-
tem 运作 brought 在 用 低 v
CC
. 作 v
CC
falls
在下 大概 3v, 这 控制 电路系统 con-
nects 这 电池 这个 维持 数据 和 时钟
运作 直到 有效的 电源 returns.
读 模式
这 m48t35/35y 是 在 这 读 模式 whenever
W
(写 使能) 是 高 和 e (碎片 使能) 是
低. 这 唯一的 地址 指定 用 这 15 ad-
dress 输入 定义 这个 一个 的 这 32,768 字节
的 数据 是 至 是 accessed. 有效的 数据 将 是 avail-
能 在 这 数据 i/o 管脚 在里面 地址 进入
时间 (t
AVQV
) 之后 这 last 地址 输入 信号 是
稳固的, 供应 那 这 e
和 g进入 时间
是 也 satisfied.
如果 这 e
和 g 进入 时间 是 不 符合, 有效的 数据
将 是 有 之后 这 latter 的 这 碎片 使能
进入 时间 (t
ELQV
) 或者 输出 使能 进入 时间
(t
GLQV
).
这 状态 的 这 第八 三-状态 数据 i/o 信号
是 控制 用 e
和 g. 如果 这 输出 是 activat-
ed 在之前 t
AVQV
, 这 数据 线条 将 是 驱动 至 一个
indeterminate 状态 直到 t
AVQV
.
如果 这 地址 输入 是 changed 当 e
和 g
仍然是 起作用的, 输出 数据 将 仍然是 有效的 为 输出-
放 数据 支撑 时间 (t
AXQX
) 但是 将 go indetermi-
nate 直到 这 next 地址 进入.
写 模式
这 m48t35/35y 是 在 这 写 模式 whenever
w 和 e 是 低. 这 开始 的 一个 写 是 关联
从 这 latter occurring 下落 边缘 的 w
或者 e. 一个
写 是 terminated 用 这 早期 rising 边缘 的 w
或者 e. 这 地址 必须 是 使保持 有效的 全部地
这 循环. e
或者 w必须 返回 高 为 一个 最小
的 t
EHAX
从 碎片 使能 或者 t
WHAX
从 写 en-
能 较早的 至 这 initiation 的 另一 读 或者 写
循环. 数据-在 必须 是 有效的 t
DVWH
较早的 至 这 终止
的 写 和 仍然是 有效的 为 t
WHDX
afterward. g
应当 是 保持 高 在 写 循环 至 避免
总线 contention; 虽然, 如果 这 输出 总线 有
被 使活动 用 一个 低 在 e
和 g, 一个 低 在 w
将 使不能运转 这 输出 t
WLQZ
之后 wfalls.
表格 4. 交流 度量 情况
便条 那 输出 hi-z 是 定义 作 这 要点 在哪里 数据 是 非 变长
驱动.
输入 上升 和 下降 时间
≤
5ns
输入 脉冲波 电压 0 至 3v
输入 和 输出 定时 ref. 电压 1.5v
图示 4. 交流 测试 加载 电路
AI01030
5V
输出
C
L
= 100pf 或者 5pf
C
L
包含 jig 电容
1.9k
Ω
设备
下面
测试
1k
Ω
: 点此下载
