_______________详细地 描述
这 max5158/max5159 双, 10-位, 电压-输出
dacs 是 容易地 配置 和 一个 3-线 串行 inter-
面向. 这些 设备 包含 一个 16-位 数据-在/数据-输出
变换 寄存器, 和 各自 dac 有 一个 翻倍-缓冲
输入 composed 的 一个 输入 寄存器 和 一个 dac 寄存器
(看
函数的 图解
). 在 增加, 修整 内部的
电阻器 生产 一个 内部的 增益 的 +2v/v 那 maxi-
mizes 输出 电压 摆动. 这 放大器’s补偿-调整
管脚 准许 为 一个 直流 变换 在 这 dac’s 输出.
两个都 dacs 使用 一个 inverted r-2r ladder 网络 那
生产 一个 weighted 电压 均衡的 至 这 输入
电压 值. 各自 dac 有 它的 自己的 涉及 输入 至
facilitate 独立 全部-规模 值. 图示 1
depicts 一个 simplified 电路 图解 的 一个 的 这 二
dacs.
涉及 输入
这 涉及 输入 接受 两个都 交流 和 直流 值
和 一个 电压 范围 扩展 从 0v 至 (v
DD
- 1.4v).
决定 这 输出 电压 使用 这 下列的 equa-
tion (os_ = agnd):
V
输出
= (v
REF
x nb / 1024) x 2
在哪里 nb 是 这 numeric 值 的 这 dac’s 二进制的 输入
代号 (0 至 1023) 和 v
REF
是 这 涉及 电压.
这 涉及 输入 阻抗 范围 从 18k
Ω
(1558 十六进制) 至 一些 giga ohms (和 一个 输入 代号 的
0000 十六进制). 这 涉及 输入 电容 是 代号
依赖 和 典型地 范围 从 15pf 和 一个
输入 代号 的 所有 zeros 至 50pf 和 一个 全部-规模 输入
代号.
输出 放大器
这 输出 放大器 在 这 max5158/max5159 有
内部的 电阻器 那 提供 为 一个 增益 的 +2v/v 当
os_ 是 连接 至 agnd. 这些 电阻器 是
修整 至 降低 增益 错误. 这 输出 放大器
有 一个 典型 回转 比率 的 0.75v/µs 和 settle 至
1/2lsb 在里面 8µs, 和 一个 加载 的 10k
Ω
在 并行的 和
100pf. 负载 较少 比 2k
Ω
降级 效能.
这 os_ 管脚 能 是 使用 至 生产 一个 可调整的 止-
设置 电压 在 这 输出. 为 instance, 至 达到 一个 1v
补偿, 应用 -1v 至 这 os_ 管脚 至 生产 一个 输出
范围 从 1v 至 (1v + v
REF
x 2). 便条 那 这 dac’s
输出 范围 是 安静的 限制 用 这 最大 输出 volt-
age 规格.
电源-向下 模式
这 max5158/max5159 特性 一个 软件-程序-
mable 关闭 模式 那 减少 这 典型 供应
电流 至 2µa. 这 二 dacs 能 是 关闭 inde-
pendently, 或者 同时发生地 使用 这 适合的 pro-
gramming command. enter 关闭 模式 用 writing
这 适合的 输入-控制 文字 (表格 1). 在 shut-
向下 模式, 这 涉及 输入
和 放大器 输出-
puts 变为 高 阻抗, 和 这 串行 接口
max5158/max5159
低-电源, 双, 10-位, 电压-输出 dacs
和 串行 接口
_______________________________________________________________________________________ 9
数字的 grounddgnd9
串行-数据 outputdout10
用户-可编程序的 outputupo11
电源-向下 lockout. 这 设备 能-
不 是 powered 向下 当
PDL
是 低.
PDL
12
涉及 为 dac brefb13
起作用的-低 clear 输入. resets 所有 reg-
isters 至 零. dac 输出 go 至 0v.
CL
5
碎片-选择 输入
CS
6
串行-数据 输入 din7
串行 时钟 输入 sclk8
涉及 为 dac 一个 refa4
dac 一个 补偿 adjustmentosa3
管脚
dac 一个 输出 电压 outa2
相似物 地面 agnd1
FUNCTIONNAME
14 OSB dac b 补偿 调整
15 OUTB dac b 输出 电压
16 V
DD
积极的 电源 供应
输出_
os_
R
R
显示 为 所有 1s 在 dac
D0 D7 D8
D9
2R
2R 2R 2R 2R
R R R
ref_
AGND
图示 1. simplified dac 电路 图解
_____________________管脚 描述
: 点此下载
