motorola cmos 逻辑 数据
5
MC14046B
典型 low–pass 过滤
便条: sometimes r3 是 分割 在 二 序列 电阻器 各自 r3
÷
2. 一个 电容 c
C
是 然后 放置 从 这 中点 至 地面. 这 值 为
C
C
应当 是 此类 那 这 corner 频率 的 这个 网络 做 不 significantly 影响
ω
n
. 在 图示 b, 这 比率 的 r3 至 r4 sets 这
damping, r4
^
(0.1)(r3) 为 最佳的 结果.
图示 3. 一般 phase–locked 循环 连接 和 波形
波形
便条: 为 更远 信息, 看:
(1) f. gardner, “phase–lock techniques”, john wiley 和 son, 新 york, 1966.
(2) g. s. moschytz, “miniature rc 过滤 使用 phase–locked loop”, bstj, may, 1965.
(3) garth nash, “phase–lock 循环 设计 fundamentals”, an–535, motorola 公司
(4) 一个. b. przedpelski, “phase–locked 循环 设计 articles”, ar254, reprinted 用 motorola 公司
PCA
在
@ 频率 f
′
PCB
在
14
3
阶段
比较器
外部
LOW–PASS
过滤
VCO
2 或者 13
PC1
输出
或者
PC2
输出
VCO
在
9
9
10
4
外部
÷
N
计数器
R1 R2
11 12 6 7
CI
一个
CI
B
CI
SF
输出
R
SF
VCO
输出
@ 频率 nf
′
= f
(一个)
输入
R3
输出
C2
2f
C
[
1
p
2
p
f
L
R3 C2
Ǹ
(一个)
输入
R3
输出
R4
C2
典型地:
R
4
C
2
+
6N
f
最大值
–
N
2
pD
f
(r
3
)
3, 000
W
)c
2
+
100N
D
f
f
最大值
2
–R
4
C
2
∆
f = f
最大值
– f
最小值
定义: n = 总的 分隔 比率 在 反馈 循环
K
φ
= v
DD
/
π
为 阶段 比较器 1
K
φ
= v
DD
/4
π
为 阶段 比较器 2
K
VCO
+
2
pD
f
VCO
V
DD
–2V
2
p
f
r
10
为 一个 典型 设计
ω
n
^
(在 阶段 探测器 输入)
ζ
^
0.707
low–pass 过滤
过滤 一个 过滤 b
w
n
+
K
f
K
VCO
NR
3
C
2
Ǹ
z
+
N
w
n
2K
f
K
VCO
f(s)
+
1
R
3
C
2
S
)
1
w
n
+
K
f
K
VCO
NC
2
(r
3
)
R
4
)
Ǹ
z
+
0.5
w
n
(r
3
C
2
)
N
K
f
K
VCO
)
f(s)
+
R
3
C
2
S
)
1
s(r
3
C
2
)
R
4
C
2
)
)
1
PCA
在
PCB
在
PC1
输出
VCO
在
V
DD
V
SS
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
PCA
在
PCB
在
PC2
输出
VCO
在
LD
V
DD
V
SS
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
V
OL
V
OH
阶段 比较器 1 阶段 比较器 2
源
追随着
: 点此下载
