MC14489
MOTOROLA
6
管脚 描述
数字的 接口
数据 在 (管脚 12)
串行数据 输入. 这 位 stream begins 和 这 msb 和
是 shifted 在 在 这 low–to–high 转变 的 时钟. 当 这
设备是 不 倾泻, 这 位 模式 是 也 1 字节 (8 位)
长 至改变 这 配置 寄存器 或者 3 字节 (24 位)
长至 更新 这 显示寄存器. 为 二 碎片 倾泻,
这模式 是 也 4 或者6 字节, 各自. 这 显示
做不 改变 在 shifting (直到 使能
制造 一个low–
to–high转变) 这个 准许 慢 串行 数据比率, 如果 de-
sired.
这位 stream needs neither 地址 也不 steering 位 预定的
至这 革新的 bitgrabber 寄存器. 因此, 所有 位 在
这stream 是 有 至 是 数据 为 这 二 寄存器. ran-
dom进入 的 也 寄存器 是 提供. 那 是, 这regis-
ters将 是 accessed 在 任何 sequence. 数据 是 retained 在
这 寄存器 在 一个 供应 范围 的 3 至 6 v. 这 format 是
显示在 计算数量 7 和 8. 信息 在 这 段 de-
coder 是 给 在 表格 1.
数据在 典型地 switches near 50% 的 v
DD
和 有 一个
Schmitt–triggeredinput buffer. these features combine to
maximize 噪音 免除 为 使用 在 harsh 环境 和
总线一个pplications. this input c一个n be directly interfaced to
CMOS设备 和 输出 有保证的 至 转变 near rail–
to–rail.当 接合 至 nmos或者 ttl 设备, 也 一个
水平的shifter (mc14504b, mc74hct04a) 或者pullup 电阻 的
1k
Ω
至 10 k
Ω
必须 是 使用. 参数 至 是 考虑
当sizing 这 电阻是 这 worst–case i
OL
的 这 驱动
设备,最大 tolerable 电源 消耗量, 和 maxi-
mum 数据 比率.
时钟 (管脚 11)
串行 数据 时钟输入. low–to–high transitions 在 时钟
变换位 有 在数据 在, 当 high–to–low transitions
变换 位 从 数据 输出. 这 碎片’s 24–1/2–stage 变换 regis-
ter是 静态的, 准许 时钟 比率 向下 至 直流 在 一个持续的
或者intermittent 模式. 这 时钟 输入 做 不需要 至 是
同步的和 这 on–chip 时钟 振荡器 这个 驱动
这 multiplexing 电路.
第八时钟 循环 是 必需的 至 进入 这 配置
寄存器,当 24 是 需要为 这 显示 寄存器 当
这 mc14489 是 不 倾泻. 看 计算数量 7 和 10.
作显示 在 图示 11, 二 设备 将 是 倾泻.在
这个情况, 32 时钟 循环 进入 这 配置 寄存器
和 48 进入 这 显示 寄存器, 作 depicted 在 图示 8.
Cascading的 3, 4, 和5 设备 是 显示 在 计算数量 12,
13, 和 14, 各自.
时钟typically switches near 50% of v
DD
一个nd h一个s 一个
schmitt–triggered 输入 缓存区. 慢 时钟 上升 和 下降 时间
是tolerated. 看 这 last paragraph 的
数据 在
为 更多 在-
组成.
便条
至保证 恰当的 运作 的 这 power–on
重置(por)电路, 这 时钟 管脚 必须 不 是
floated或者 toggled 在 power–up. 那 是, 这
时钟pin m美国t be
稳固的
until the v
DD
p在
reaches 在 least 3 v.
如果控制 的 这 时钟 管脚 在 power–up 是 不
实际的,然后 这 mc14489 必须 是 重置 通过 位
C0在 这 c 寄存器. 至accomplish 这个, c0 是 re-
设置 低, 然后 设置 高.
使能
(管脚 10)
Active–Low使能 输入. 这个 管脚 准许 这 mc14489 至
是使用 在 一个 串行 总线, 分享 数据在 和 时钟 和 其它
peripherals.当 使能
是 在 一个 inactive高 状态, 数据
输出 是 强迫 至 一个 知道 (低) 状态, shifting 是 inhibited, 和
这端口 是 使保持 在 这 initialized 状态. to 转移 数据 至 这
设备, 使能
(这个 initially 必须 是 inactive 高) 是带去
低,一个 serial transfer is made vi一个 d在一个 in一个nd c锁, 一个nd
使能是 带去 高. 这 low–to–high 转变 在 使能
transfers数据 至 也 这 配置 或者 显示 寄存器,
取决于 在 这 数据 stream 长度.
每rising 边缘 在 使能initiates 一个 blanking 间隔
当数据 是 承载. 因此, continually加载 这 设备
和这 一样 数据 将 导致 这leds 在 一些 banks 至
呈现 dimmer 比 其他.
便条
Transitionson enable
m美国t not be 一个ttempted
当时钟 是 高. 这个puts 这 设备 输出 的
同步和 这 微控制器. resyn-
chronizationoccurs when enable
is high 一个nd
时钟 是 低.
这个input is 一个lso schmitt–triggered一个nd switches near
50% 的 v
DD
, 因此 降低 这 chance 的 加载 erro-
neous数据 在 这 寄存器. 看 这 last paragraph 的
数据 在
为 更多 信息.
数据 输出 (管脚 18)
串行 数据 输出. 数据 是 transferred 输出 的 这 变换 reg-
ister通过 数据 输出 在 这 high–to–low 转变 的 时钟.
这个输出 是 一个 非 连接, 除非 使用 在 一个的 这 man-
ners discussed 在下.
当cascading mc14489’s, 数据 输出 feeds 数据 在 的
这 next 设备 每 计算数量 11, 12, 13, 和 14.
数据输出 可以 是 喂养 后面的 至 一个 mcu/mpu 至 执行一个
wrap–around测试 的 串行 数据.这个 可以 是 部分 的 一个 sys-
tem 审查安排 在 power–up 至 测试 这 integrity 的 这
系统’s 处理器, pc 板 查出, 焊盘 joints, 等
这管脚 可以 是 监控 在 一个 in–line q.一个. 测试 在
板 制造.
最终, 数据 输出 facilitates troubleshooting 一个 系统.
显示 接口
rx (管脚 8)
外部 current–setting 电阻. 一个 电阻 系 在
这个管脚 和 地面 (v
SS
) 确定 这 顶峰 段 驱动
电流delivered 在 管脚 一个 通过 h. 管脚 8’s 电阻 ties 在
一个 电流 mirror 和 一个 近似的 电流 增益 的 10 当
位 d23 = 高 (brighten). 和 d23 = 低, 这 顶峰 电流 是
减少 关于 50%. values 为 rx 范围 从 700
Ω
至 infin-
ity.当 rx =
∞
(打开 电路), 这 显示 是 extinguished.
为恰当的 电流 控制, 电阻器 having
±
1%容忍
应当 是 使用. 看 图示 9.
提醒
小 rx 值 将 导致 这 碎片 至 overheat
如果预防措施 是 不 observed. 看
热的
仔细考虑.
: 点此下载
