MOTOROLA
半导体 技术的 数据
1
rev 1
motorola, 公司 1997
6/97
3-至-8 线条 解码器
这 mc74vhc138 是 一个 先进的 高 速 cmos 3–to–8 解码器
fabricated 和 硅 门 cmos 技术. 它 achieves 高 速
运作 类似的 至 相等的 双极 肖特基 ttl 当 维持
cmos 低 电源 消耗.
当 这 设备 是 使能, 三 二进制的 选择 输入 (a0 – a2)
决定 这个 一个 的 这 输出 (y0
– y7) 将 go 低. 当 使能 输入
e3 是 使保持 低 或者 也 e2
或者 e1是 使保持 高, 解码 函数 是 inhibited
和 所有 输出 go 高. e3, e2
, 和 e1输入 是 提供 至 使容易 cascade
连接 和 为 使用 作 一个 地址 解码器 为 记忆 系统.
这 内部的 电路 是 composed 的 三 stages, 包含 一个 缓存区 输出
这个 提供 高 噪音 免除 和 稳固的 输出. 这 输入 tolerate
电压 向上 至 7v, 准许 这 接口 的 5v 系统 至 3v 系统.
•
高 速: t
PD
= 5.7ns (典型值) 在 v
CC
= 5v
•
低 电源 消耗: i
CC
= 4
µ
一个 (最大值) 在 t
一个
= 25
°
C
•
高 噪音 免除: v
NIH
= v
NIL
= 28% v
CC
•
电源 向下 保护 提供 在 输入
•
保持平衡 传播 延迟
•
设计 为 2v 至 5.5v 运行 范围
•
低 噪音: v
OLP
= 0.8 v (最大值)
•
管脚 和 函数 兼容 和 其它 标准 逻辑 families
•
latchup 效能 超过 300ma
•
静电释放 效能: hbm > 2000v; 机器 模型 > 200v
•
碎片 complexity: 122 fets 或者 30.5 相等的 门
7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
Y7
9
10
11
12
13
14
15
3
2
1
E3
E2
A0
A1
A2
ACTIVE–LOW
输出
选择
输入
E1
使能
输入
4
5
6
输入 输出
E3 E2
E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
X X H XXXHHHHHHHH
X H X XXXHHHHHHHH
L X X XXXHHHHHHHH
H L L LLL LHHHHHHH
H L L LLHHLHHHHHH
H L L LHLHHLHHHHH
H L L LHHHHHLHHHH
H L L HLLHHHHLHHH
H L L HLHHHHHHLHH
H L L HHLHHHHHHLH
H L L HHHHHHHHHHL
函数 表格
h = 高 水平的 (稳步的 状态); l = 低 水平的 (稳步的 状态);
x = don’t 小心
逻辑 图解
MC74VHC138
管脚 分派
13
14
15
16
9
10
11
12
5
4
3
2
1
8
7
6
A0
E1
A2
A1
Y7
E3
E2
地
Y3
Y2
Y1
Y0
V
CC
Y5
Y4
Y6
d 后缀
16–lead soic 包装
情况 751b–05
dt 后缀
16–lead tssop 包装
情况 948f–01
订货 信息
MC74VHCXXXD
MC74VHCXXXDT
MC74VHCXXXM
SOIC
TSSOP
soic eiaj
m 后缀
16–lead soic eiaj 包装
情况 966–01
: 点此下载
