MCM69D536
1
motorola 快 sram
32k x 36 位 同步的
双 i/o, 双 地址 sram
这 mcm69d536 是 一个 1m–bit 静态的 随机的 进入 记忆, 有组织的 作 32k
words 的 36 位. 它 特性 一般 数据 输入 和 数据 输出 缓存区 和
包含 输入 和 输出 寄存器 on–board 和 高 速 sram.
这 mcm69d536 准许 这 用户 至 concurrently 执行 读, 写, 或者
pass–through 循环 在 结合体 在 这 二 数据 端口. 这 二 地址 端口
(ax, ay) 决定 这 读 或者 写 locations 为 它们的 各自的 数据 端口
(dqx, dqy).
这 同步的 设计 准许 为 准确的 循环 控制 和 这 使用 的 一个
外部 单独的 时钟 (k). 所有 信号 管脚 除了 输出 使能 (gx
, gy) 是
注册 在 这 rising 边缘 的 时钟 (k).
这 pass–through 特性 准许 数据 至 是 passed 从 一个 端口 至 这 其它,
在 也 方向. 这 ptx
输入 必须 是 asserted 至 通过 数据 从 端口 x 至
端口 y. 这 pty
将 likewise 通过 数据 从 端口 y 至 端口 x. 一个 pass–through
运作 takes precedence 在 一个 读 运作.
为 这 情况 当 ax 和 ay 是 这 一样, 确实 protocols 是 followed. 如果
两个都 端口 是 读, 这 读 出现 正常情况下. 如果 一个 端口 是 写 和 这 其它
是 读, 这 读 从 这 排列 将 出现 在之前 这 数据 是 写. 如果 两个都 端口
是 写, 仅有的 这 数据 在 dqy 将 是 写 至 这 排列.
•
单独的 3.3 v
±
5% 电源 供应
•
快 进入 时间: 6/8 ns 最大值
•
throughput 的 2.98 gigabits/第二
•
单独的 时钟 运作
•
地址, 数据 输入, e1
, e2, ptx, pty, wx, wy, 和 数据 输出
寄存器 on–chip
•
83 mhz 最大 时钟 频率
•
self–timed 写
•
二 bi–directional 数据 buses
•
能 是 配置 作 独立的 i/o
•
pass–through 特性
•
异步的 输出 使能 (gx
, gy)
•
lvttl 兼容 i/o
•
concurrent 读 和 写
•
176–pin tqfp 包装
建议的 产品
— ATM — ethernet switches — Routers
— cell/框架 缓存区 — sna switches — shared 记忆
产品 家族 配置
部分
号码
双
地址
单独的
地址
双
i/o
独立的
i/o
配置 V
DD
MCM69D536
n
便条 1
n
便条 2 32k x 36 3.3 v
MCM69D618
n
便条 1
n
便条 2 64k x 18 3.3 v
MCM67Q709A
n n
128k x 9 5.0 v
MCM67Q909
n n
512k x 9 5.0 v
注释:
1. 系 ax 和 ay 地址 端口 一起 为 这 部分 至 函数 作 一个 单独的 地址 部分.
2. 系 gx
高 为 dqx 至 是 输入 和 系 wy高 和 gy低 为 dqy 至 是 输出.
顺序 这个 文档
用 mcm69d536/d
MOTOROLA
半导体 技术的 数据
MCM69D536
tq 包装
176 含铅的 tqfp
情况 1101–01
rev 4
1/16/98
motorola, 公司 1998
: 点此下载
