5
128mb: x32 sdram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
128mbsdramx32_d.p65 – rev. d; pub. 6/02 ©2002, micron 技术, 公司
128mb: x32
SDRAM
管脚 描述
管脚 号码 标识 类型 描述
68 CLK 输入 时钟: clk 是 驱动 用 这 系统 时钟. 所有 sdram 输入 信号
是 抽样 在 这 积极的 边缘 的 clk. clk 也 increments
这 内部的 burst 计数器 和 控制 这 输出 寄存器.
67 CKE 输入 时钟 使能: cke activates (高) 和 deactivates (低) 这
clk 信号. deactivating 这 时钟 提供 precharge 电源-
向下 和 自 refresh 运作 (所有 banks 空闲), 起作用的
电源-向下 (行 起作用的 在 任何 bank) 或者 时钟 suspend
运作 (burst/进入 在 progress). cke 是 同步的 除了
之后 这 设备 enters 电源-向下 和 自 refresh 模式,
在哪里 cke 变为 异步的 直到 之后 exiting 这 一样
模式. 这 输入 缓存区, 包含 clk, 是 无能 在
电源-向下 和 自 refresh 模式, 供应 低 备用物品
电源. cke 将 是 系 高.
20 CS# 输入 碎片 选择: cs# 使能 (注册 低) 和 使不能运转 (regis-
tered 高) 这 command 解码器. 所有 commands 是 masked
当 cs# 是 注册 高. cs# 提供 为 外部 bank
选择 在 系统 和 多样的 banks. cs# 是 考虑 部分
的 这 command 代号.
17, 18, 19 we#, 输入 CommandInputs: we# , cas#, 和 ras# (along 和 cs#)
cas#, 定义 这 command 正在 entered.
RAS#
16, 71, 28, 59 DQM0– 输入 输入/输出 掩饰: dqm 是 抽样 高 和 是 一个 输入 掩饰
DQM3 信号 为 写 accesses 和 一个 输出 使能 信号 为 读
accesses. 输入 数据 是 masked 在 一个 写 循环. 这 输出
缓存区 是 放置 在 一个 高-z 状态 (二-时钟 latency) 在 一个
读 循环. dqm0 corresponds 至 dq0–dq7, dqm1 corresponds
至 dq8-dq15, dqm2 corresponds 至 dq16–dq23 和 dqm3
corresponds 至 dq24–dq31. dqm0–dqm3 是 考虑 一样
状态 当 关联 作 dqm.
22, 23 ba0,BA1 输入 bank 地址 输入(s): ba0 和 ba1 定义 至 这个 bank 这
起作用的, 读, 写, 或者 precharge command 是 正在
应用.
25-27, 60-66, 24, 21 a0-a11 输入 地址 输入: a0–a11 是 抽样 在 这 起作用的 com-
mand (行-地址 a0–a10) 和 读/写 command
(column-地址 a0–a7 和 a10 defining 自动 precharge) 至
选择 一个 location 输出 的 这 记忆 排列 在 这 各自的
bank. a10 是 抽样 在 一个 precharge command 至
决定 如果 所有 banks 是 至 是 precharged (a10 [high]) 或者
bank 选择 用 ba0, ba1 (低). 这 地址 输入 也
提供 这 运算-代号 在 一个 加载 模式 寄存器 command.
2, 4, 5, 7, 8, 10, 11, 13, DQ0– 输入/ 数据 i/os: 数据 总线.
74, 76, 77, 79, 80, 82, 83, DQ31 输出
85, 31, 33, 34, 36, 37, 39,
40, 42, 45, 47, 48, 50, 51,
53, 54, 56
: 点此下载
