初步的
CY7C1380D
CY7C1382D
文档 #: 38-05543 rev. *a 页 8 的 29
burst sequences
这 cy7c1380d/cy7c1382d 提供 一个 二-位 wraparound
计数器, 喂养 用 a1: a0, 那 implements 也 一个 interleaved
或者 直线的 burst sequence. 这 interleaved burst sequence 是
设计 specifically 至 support intel pentium 产品.
这 直线的 burst sequence 是 设计 至 支持 processors
那 follow 一个 直线的 burst sequence. 这 burst sequence 是 用户
可选择的 通过 这 模式 输入.
asserting adv
低 在 时钟 上升 将automatically increment
这 burst 计数器 至 这 next 地址 在 这 burst sequence.
两个都 读 和 写 burst 行动 是 supported.
睡眠 模式
这 zz 输入 管脚 是 一个 异步的 输入. asserting zz
places 这 sram 在 一个 电源 conservation “sleep” 模式. 二
时钟 循环 是 必需的 至 enter 在 或者 exit 从 这个 “sleep”
模式. 当 在 这个 模式,数据 integrity 是 有保证的.
accesses pending 当 进去 这 “sleep” 模式 是 不
考虑 有效的 也不 是 这 completion 的 这 运作
有保证的. 这 设备 必须 是 deselected 较早的 至 进去
这
“sleep” 模式. ce
1
, ce
2
, ce
3
, adsp, 和 adsc必须
仍然是 inactive 为 这 持续时间 的 t
ZZREC
之后 这 zz 输入
returns 低.
interleaved burst 地址 表格
(模式 = floating 或者 vdd)
第一
地址
a1: a0
第二
地址
a1: a0
第三
地址
a1: a0
Fourth
地址
a1: a0
00 01 10 11
01 00 11 10
10 11 00 01
11 10 01 00
直线的 burst 地址 表格 (模式 = 地)
第一
地址
a1: a0
第二
地址
a1: a0
第三
地址
a1: a0
Fourth
地址
a1: a0
00 01 10 11
01 10 11 00
10 11 00 01
11 00 01 10
zz 模式 电的 特性
参数 描述 测试 情况 最小值 最大值 单位
I
DDZZ
睡眠 模式 备用物品 电流 zz >V
DD
– 0.2v 80 毫安
t
ZZS
设备 运作 至 zz zz >V
DD
– 0.2v 2t
CYC
ns
t
ZZREC
zz 恢复 时间 zz <0.2v 2t
CYC
ns
t
ZZI
zz 起作用的 至 睡眠 电流 这个 参数 是 抽样 2t
CYC
ns
t
RZZI
zz inactive 至 exit 睡眠 电流 这个 参数 是 抽样 0 ns
真实 表格
[ 3, 4, 5, 6, 7, 8]
运作 增加. 使用
CE
1
CE
2
CE
3
ZZ ADSP ADSC ADV
写
OE
CLK DQ
deselect 循环,电源 向下 毫无 H X X L X L X X X l-h 触发-状态
deselect 循环,电源 向下 毫无 L L X L L X X X X l-h 触发-状态
deselect 循环,电源 向下 毫无 L X H L L X X X X l-h 触发-状态
deselect 循环,电源 向下 毫无 L L X L H L X X X l-h 触发-状态
deselect 循环,电源 向下 毫无 L X H L H L X X X l-h 触发-状态
睡眠 模式, 电源 向下 毫无 X X X H X X X X X X 触发-状态
读 循环, begin burst 外部 L H L L L X X X L l-h Q
读 循环, begin burst 外部 L H L L L X X X H l-h 触发-状态
写 循环, begin burst 外部 L H L L H L X L X l-h D
读 循环, begin burst 外部 L H L L H L X H L l-h Q
读 循环, begin burst 外部 L H L L H L X H H l-h 触发-状态
读 循环, continue burst Next X X X L H H L H L l-h Q
读 循环, continue burst Next X X X L H H L H H l-h 触发-状态
注释:
3. x = “don't 小心.” h = 逻辑 高, l = 逻辑 低.
4. 写
= l 当 任何 一个 或者 更多 字节 写 使能 信号 和 bwe= l 或者 gw= l. 写= h 当 所有 字节 写 使能 信号, bwe, gw= h.
5.
这 dq 管脚 是 控制 用 这 电流 循环 和 这
OE
信号.
OE
是 异步的 和 是 不 抽样 和 这 时钟.
6. CE
1
, ce
2
, 和 ce
3
是 有 仅有的 在 这 tqfp 包装. bga 包装 有 仅有的 二 碎片 选择 ce
1
和 ce
2
.
7. 这 sram 总是 initiates 一个 读 循环 当 adsp
是 asserted, regardless 的 这 状态 的 gw, bwe, 或者 bw
X
. 写 将 出现 仅有的在 subsequent clocks
之后 这
ADSP
或者 和 这 assertion 的
ADSC
. 作 一个 结果,
OE
必须 是 驱动 高 较早的 至 这 开始 的 这 写 循环 至 准许 这 输出 至 触发-状态.
OE
是 一个
don't 小心 为 这 remainder 的 这 写 循环.
8.
OE
是 异步的 和 是 不 抽样 和 这 时钟 上升. 它 是masked 内部 在 写 循环. 在 一个 读 循环 所有 data 位 是 触发-状态 当
OE
是
inactive 或者 当 这 设备 是 deselected, 和 所有 数据 位 behave 作 输出 当
OE
是 起作用的 (低)
.
9. 表格 仅有的 lists 一个 partial listing 的 这 字节 写 结合体. 任何 结合体 的 bw
X
是 有效的. 适合的 写 将 是 完毕 为基础 在 这个 字节 写 是 起作用的.